[发明专利]半导体装置及半导体装置的制造方法在审
| 申请号: | 201910802324.X | 申请日: | 2019-08-28 |
| 公开(公告)号: | CN111725175A | 公开(公告)日: | 2020-09-29 |
| 发明(设计)人: | 竹本康男 | 申请(专利权)人: | 东芝存储器株式会社 |
| 主分类号: | H01L23/498 | 分类号: | H01L23/498;H01L23/485;H01L21/48;H01L21/60 |
| 代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 杨林勳 |
| 地址: | 日本*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 装置 制造 方法 | ||
本发明涉及一种半导体装置及半导体装置的制造方法。根据一个实施方式,实施方式的半导体装置(100)具备:第一布线层(1),具有第一面、及与第一面对向的第二面;第一半导体元件(2),搭载于第一布线层(1)的第一面侧;导电性柱(3),设置于第一布线层(1)的第一面侧,具有第一半导体元件(2)的厚度以上的高度;第二布线层(5),具有第三面、及与第三面对向的第四面,设置于导电性柱(3)上,且在第四面侧接合于导电性柱(3);第二半导体元件(6),搭载于第二布线层(5)的第三面侧,通过第一接合线(7)与第二布线层(5)连接;第一密封材(4),将第一布线层(1)的第一面、第一半导体元件(2)、导电性柱(3)及第二布线层(5)的第四面密封;及第二密封材(8),将第二布线层(5)的第三面、第二半导体元件(6)及第一接合线(7)密封。
本申请案以2019年3月20日提出申请的先行的日本专利申请案第2019-053678号的优先权的利益为基础,且要求该利益,其全部内容通过引用包含于此。
技术领域
这里所说明的多个实施方式全部涉及一种半导体装置及半导体装置的制造方法。
背景技术
关于使用非易失性存储器芯片的半导体装置,研究了各种封装布局。非易失性存储器的半导体装置被要求具有大容量化、小型化、读写高速化等特性。
发明内容
本发明的实施方式提供一种能够实现小型化、薄型化的半导体装置及半导体装置的制造方法。
根据实施方式的半导体装置及半导体装置的制造方法,具备:第一布线层,具有第一面、及与第一面对向的第二面;第一半导体元件,搭载于第一布线层的第一面侧;导电性柱,设置于第一布线层的第一面侧,具有第一半导体元件的厚度以上的高度;第二布线层,具有第三面、及与第三面对向的第四面,设置于导电性柱上,且在第四面侧接合于导电性柱;第二半导体元件,搭载于第二布线层的第三面侧,通过第一接合线与第二布线层连接;第一密封材,将第一布线层的第一面、第一半导体元件、导电性柱及第二布线层的第四面密封;及第二密封材,将第二布线层的第三面、第二半导体元件及第一接合线密封。
根据所述构成,能够提供一种得以实现小型化、薄型化的半导体装置及半导体装置的制造方法。
附图说明
图1是实施方式的半导体装置的剖视图。
图2是实施方式的半导体装置的制造方法的流程图。
图3是实施方式的半导体装置的步骤图。
图4是实施方式的半导体装置的步骤图。
图5是实施方式的半导体装置的步骤图。
图6是实施方式的半导体装置的制造方法的流程图。
图7是实施方式的半导体装置的步骤图。
图8是实施方式的半导体装置的步骤图。
图9是实施方式的半导体装置的剖视图。
图10是实施方式的半导体装置的剖视图。
图11是实施方式的半导体装置的剖视图。
具体实施方式
下面,参照附图对实施方式进行说明。
在本说明书中,对若干个要素标注了多种表达例。此外,这些表达例归根到底不过是例示而已,并不否定通过其他表达来表示所述要素的情况。另外,对于未标注多种表达的要素,也可以通过其他表达来表示。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社,未经东芝存储器株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910802324.X/2.html,转载请声明来源钻瓜专利网。





