[发明专利]半导体芯片堆叠布置和制造这种半导体芯片堆叠布置的半导体芯片

说明书

本发明涉及一种半导体芯片堆叠封装(10)，其具有多个设置在堆叠布置(18)中的半导体芯片(11)和至少一个将半导体芯片(11)彼此连接的连接衬底(19)，其中半导体芯片(11)在至少一个芯片棱边(12)处设有至少一个芯片连接面，该芯片连接面至少部分地作为侧连接面(13)在半导体芯片(11)的在芯片棱边(12)处构成的侧面(23)中延伸，其中半导体芯片(11)的设有侧连接面(13)的侧面(23)设置在半导体芯片堆叠布置(18)的共同的侧面平面S中，其中连接衬底(19)通过接触表面(20)平行于半导体芯片(11)的侧面S平面设置，并且为了连接在连接衬底(19)中构成的连接导体结构具有在接触表面(20)上构成的衬底连接面(21)，所述衬底连接面在平行于接触表面(20)的连接平面V1中经由连接材料与侧连接面(13)导电连接。

技术领域

本发明涉及一种半导体芯片堆叠封装，其具有多个设置在堆叠布置中的半导体芯片和至少一个将半导体芯片彼此连接的连接衬底，其中半导体芯片在至少一个芯片棱边处设有至少一个芯片连接面，所述芯片连接面至少部分地作为侧连接面在半导体芯片的在芯片棱边处构成的侧面中延伸，其中半导体芯片的设有侧连接面的侧面设置在半导体芯片堆叠布置的共同的侧面平面中，其中连接衬底通过接触表面平行于半导体芯片的侧面平面设置并且为了连接在连接衬底中构成的连接导体结构具有在接触表面上构成的衬底连接面，所述衬底连接面在平行于接触表面的连接平面中经由连接材料与侧连接面导电连接。此外，本发明涉及一种用于制造这种半导体芯片堆叠封装的半导体芯片。

背景技术

随着电子设备的日益小型化，这伴随着对更大的计算能力的需求，对在设备中使用的半导体器件和半导体组件的集成密度的要求也不断提高。为了节省空间地设置由单个半导体芯片组成的半导体组件，众所周知的是，将该半导体组件设计为具有多个设置在堆叠布置中半导体芯片的半导体芯片堆叠封装，其中半导体芯片直接彼此上下连接，例如在US 7,598,617B2中所描述的那样，并且为此分别在各个半导体芯片中构成所谓的“硅通孔”(TSV)，这些硅通孔从半导体芯片的上侧延伸至半导体芯片的下侧，并且能够实现半导体芯片上下间的相应的表面接触。

因为TSV不能直接彼此连接，而是设有多层地构成的接触金属化部与设置其上的、通常构成为焊料的连接材料，所以结果是上下重叠地设置的半导体芯片之间的不可避免的间距，所述间距在多个在堆叠布置中设置的半导体芯片中造成半导体芯片堆叠封装的结构高度的显著提高。此外，将借助于TSV以集成到半导体芯片中的方式构成的连接结构造成半导体芯片的热负荷提高，所述连接结构能够实现半导体芯片的期望的布线。

从DE 196 26 126 A1中已知一种半导体芯片堆叠封装，其中用于各个半导体芯片的布线的连接结构与半导体芯片无关地构成为，使得设有柔性的连接衬底，所述连接衬底设有带状导线结构，所述连接衬底沿着设置在堆叠布置中的半导体芯片的侧棱边延伸，其中连接衬底的柔性的设计方案能够实现：按顺序进行半导体芯片堆叠封装的制造，使得在建立设置在芯片的上侧上的芯片连接面和连接衬底的带状导线结构之间的连接之前，将每个半导体芯片首先单个地相对于设有带状导线结构的连接衬底定位。

半导体芯片堆叠封装的这类按顺序的构造的变得必要，因为芯片连接面设置在半导体芯片的上侧上，所述芯片连接面经由焊料与连接衬底的带状导线结构接触。

从DE 196 26 126 A1中已知的半导体芯片堆叠封装由于外部的、在连接衬底中构成的连接导体结构能够实现半导体芯片的减少的热负荷，、所述连接导体结构用于半导体芯片上下间的布线，其中由于芯片连接面在半导体芯片的上侧上的构成，为了执行半导体芯片与连接衬底的接触仍然需要构成在上下重叠地设置的半导体芯片之间的相应的间距，所述间距如前面已经描述那样造成堆叠布置的结构高度的相应的提高。

发明内容

本发明基于如下目的，提出一种半导体芯片堆叠封装，其在外部构成的、用于半导体芯片的布线的连接导体结构中能够实现半导体芯片堆叠布置的尽可能小的堆叠高度。