[发明专利]一种SiC结势垒肖特基二极管及其制造方法

说明书

本发明涉及一种SiC结势垒肖特基二极管及其制造方法，其中，所述SiC结势垒肖特基二极管包括：第一导电类型SiC衬底层、低掺杂第一导电类型外延层、高掺杂第一导电类型外延层、多个第二导电类型掺杂区，所述第二导电类型掺杂区的深度大于所述高掺杂第一导电类型外延层的厚度，第一电极和第二电极。本发明实施例通过调整表面掺杂浓度，势垒宽度减小，使得二极管的势垒降低，通过不同掺杂浓度改变金属‑半导体接触的有效势垒高度，从而减小势垒宽度，使得自由程较小的电子也可以穿透势垒，正向隧穿电流增大，相当于减小了导通电阻，因此可以通过较小的电压实现二极管导通。

技术领域

本发明属于功率器件的制造方法技术领域，具体涉及一种SiC结势垒肖特基二极管及其制造方法。

背景技术

碳化硅金属氧化物半导体场效应晶体管(MOSFET)是一种广泛使用的碳化硅功率器件。其中将控制信号提供给栅电极，该栅电极通过插入的绝缘体将半导体表面分开，所述绝缘体如二氧化硅。通过多数载流子的传输进行电流传导，而不需要在双极型晶体管工作时使用少数载流子注入。碳化硅MOSFET能够提供非常大的安全工作区，并且多个单元结构能够并行使用。

对于一个理想的肖特基势垒，势垒高度由金属和金属半导体界面特性决定，与掺杂无关。通常在给定的半导体(例如n型或p型SiC)上形成肖特基势垒，只有有限的几个势垒高度可以选择。由于势垒高度的限制，导致电子穿透率较低，相当于增大了导通电阻，使得二极管的导通电压较高。

因此，如何降低二极管的导通电压是本领域技术人员的热点研究问题。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种SiC结势垒肖特基二极管及其制造方法。具体的实现方法如下:

本发明实施例提供了一种SiC结势垒肖特基二极管，包括：

第一导电类型SiC衬底层，所述第一导电类型SiC衬底层包括相对的第一表面和第二表面；其中，

低掺杂第一导电类型外延层，位于所述第一导电类型SiC衬底层的第一表面上，其中，所述低掺杂第一导电类型外延层的掺杂浓度小于所述第一导电类型SiC衬底层的掺杂浓度；

高掺杂第一导电类型外延层，位于所述低掺杂第一导电类型外延层上；

多个第二导电类型掺杂区，从所述高掺杂第一导电类型外延层远离所述第一导电类型SiC衬底层的表面延伸进入所述高掺杂第一导电类型外延层，且所述第二导电类型掺杂区的深度大于所述高掺杂第一导电类型外延层的厚度；

第一电极，设置在所述第二导电类型掺杂区和所述高掺杂第一导电类型外延层的上表面；

第二电极，设置在所述第一导电类型SiC衬底层的第二表面。

在一个具体的实施例中，包括：所述第一导电类型为N型，且所述第二导电类为P型。

在一个具体的实施例中，包括：所述第一导电类型为P型，且所述第二导电类为N型。

在一个具体的实施例中，所述第二导电类型掺杂区延伸到所述低掺杂第一导电类型外延层5-30μm。

在一个具体的实施例中，所述第二导电类型掺杂区为环状或者条状结构。

本发明的另一实施例提供一种SiC结势垒肖特基二极管的制造方法，包括：

步骤1：提供第一导电类型的SiC衬底；

步骤2：在所述第一导电类型的SiC衬底的上表面生成第一导电类型的低掺杂外延层；

步骤3：在所述第一导电类型的低掺杂外延层上生成第一导电类型的高掺杂外延层；