[发明专利]带有腔室的多芯片封装结构及其制作方法

权利要求书

1.一种带有腔室的多芯片封装结构，其特征在于，包括：

封装基板，具有相对设置的基板上表面及基板下表面，所述封装基板的一侧具有若干外部引脚，且所述封装基板具有腔室；

功能芯片，设置于所述腔室内，所述功能芯片具有相对设置的第一上表面及第一下表面，且所述功能芯片具有若干第一电极；

滤波器芯片，设置于所述封装基板的上方，所述滤波器芯片具有相对设置的第二上表面及第二下表面，所述第二下表面与所述基板上表面面对面设置，且所述滤波器芯片具有若干第二电极；

围堰，与所述第二下表面及所述基板上表面配合而围设形成空腔；

若干互连结构，用于导通若干第一电极、若干第二电极及若干外部引脚。

2.根据权利要求1所述的多芯片封装结构，其特征在于，所述基板下表面的一侧具有若干外部引脚，所述封装基板具有若干通孔，所述第二电极位于所述第二下表面，所述互连结构通过所述通孔而导通所述第二电极、所述第一电极及所述外部引脚。

3.根据权利要求2所述的多芯片封装结构，其特征在于，所述第一电极位于所述第一下表面，所述互连结构包括金属层，所述金属层充填所述通孔内部区域并往所述基板下表面方向延伸而导通所述第一电极。

4.根据权利要求3所述的多芯片封装结构，其特征在于，所述多芯片封装结构还包括设置于所述基板下表面及所述金属层之间的第一绝缘层、包覆所述第一绝缘层及所述金属层的第二绝缘层、经过所述第二绝缘层上的孔洞导通所述金属层并往所述第二绝缘层的下表面方向延伸的下重布线层以及包覆所述第二绝缘层及所述下重布线层的第三绝缘层，所述外部引脚连接所述下重布线层，且所述第三绝缘层暴露所述外部引脚。

5.根据权利要求1所述的多芯片封装结构，其特征在于，所述围堰包括位于所述通孔内侧的第一围堰及位于所述通孔外侧的第二围堰。

6.根据权利要求5所述的多芯片封装结构，其特征在于，若干通孔围设形成的内轮廓连接所述第一围堰，若干通孔围设形成的外轮廓连接所述第二围堰，所述第一围堰与所述第二围堰相互连通。

7.根据权利要求5所述的多芯片封装结构，其特征在于，所述第二围堰朝远离所述第一围堰的方向延伸直至所述第二围堰的外侧缘与所述封装基板的外侧缘齐平。

8.根据权利要求1所述的多芯片封装结构，其特征在于，所述多芯片封装结构还包括位于所述封装基板远离所述基板下表面的一侧的塑封层，所述塑封层同时包覆所述第二围堰暴露在外的上表面区域、所述滤波器芯片及所述功能芯片，且所述塑封层填充所述功能芯片与所述腔室之间的间隙。

9.一种带有腔室的多芯片封装结构的制作方法，其特征在于，包括步骤：

S1：提供封装基板，其具有相对设置的基板上表面及基板下表面；

S2：于所述封装基板上形成腔室；

S3：于所述基板上表面远离所述腔室的区域形成围堰；

S4：提供功能芯片及滤波器芯片，所述功能芯片具有相对设置的第一上表面及第一下表面，所述滤波器芯片具有相对设置的第二上表面及第二下表面，且所述功能芯片具有若干第一电极，所述滤波器芯片具有若干第二电极；

S5：将所述功能芯片及所述滤波器芯片装载至所述封装基板，所述功能芯片位于所述腔室内，所述滤波器芯片的第二下表面与所述基板上表面面对面设置，且所述围堰与所述第二下表面及所述基板上表面配合而围设形成空腔；

S6：形成导通若干第一电极及若干第二电极的若干互连结构；

S7：于所述互连结构处形成外部引脚。

10.根据权利要求9所述的多芯片封装结构的制作方法，其特征在于，步骤S2、S3具体包括：

于所述封装基板上形成腔室及若干通孔；

于所述基板上表面布设光敏感绝缘膜；

曝光和显影形成围堰，所述围堰包括位于所述通孔内侧的第一围堰及位于所述通孔外侧的第二围堰，且所述围堰暴露出所述腔室及所述通孔；

步骤S6、S7具体包括：

于所述封装基板远离所述基板下表面的一侧形成塑封层，所述塑封层同时包覆所述第二围堰暴露在外的上表面区域、所述滤波器芯片及所述功能芯片，且所述塑封层填充所述功能芯片与所述腔室之间的间隙，所述第二电极对准所述通孔；

于所述基板下表面形成第一绝缘层；

于通孔内部、第一绝缘层上的孔洞内部及第一绝缘层的下方形成金属层，所述金属层导通所述第一电极及所述第二电极；

于所述第一绝缘层及所述金属层的下方形成第二绝缘层；

于所述第二绝缘层的下方形成经过所述第二绝缘层上的孔洞导通所述金属层的下重布线层；

形成包覆所述第二绝缘层及所述下重布线层的第三绝缘层，所述第三绝缘层暴露出所述下重布线层；

于暴露在外的下重布线层形成球栅阵列。