[发明专利]半导体封装件和方法

说明书

在实施例中，一种器件包括：集成电路管芯；位于集成电路管芯上方的第一介电层；延伸穿过第一介电层以电连接至集成电路管芯的第一金属化图案；位于第一金属化图案上方的第二介电层；延伸穿过第二介电层的凸块下金属；位于二介电层和凸块下金属的部分上方的第三介电层；密封第三介电层和凸块下金属的界面的导电环；以及延伸穿过导电环的中心的导电连接件，导电连接件电连接至凸块下金属。本发明的实施例还涉及半导体封装件和方法。

技术领域

本发明的实施例涉及半导体封装件和方法。

背景技术

由于许多电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体产业经历了快速增长。在大多数情况下，集成密度的改进是由最小部件尺寸的反复减小引起的，这允许将更多的组件集成到给定区域中。随着对缩小电子器件的需求的增长，已经出现了对更小和更具创造性的半导体管芯封装技术的需求。这种封装系统的实例是叠层封装(PoP)技术。在PoP器件中，在底部半导体封装件的顶部上堆叠顶部半导体封装件以提供高水平的集成和组件密度。PoP技术通常使得能够在印刷电路板(PCB)上产生具有增强的功能和小的占用面积的半导体器件。

发明内容

本发明的实施例提供了一种封装件，包括：集成电路管芯；第一介电层，位于所述集成电路管芯上方；第一金属化图案，延伸穿过所述第一介电层以电连接至所述集成电路管芯；第二介电层，位于所述第一金属化图案上方；凸块下金属，延伸穿过所述第二介电层；第三介电层，位于所述第二介电层和所述凸块下金属的部分上方；导电环，密封所述第三介电层和所述凸块下金属的界面；以及导电连接件，延伸穿过所述导电环的中心，所述导电连接件电连接至所述凸块下金属。

本发明的另一实施例提供了一种封装件，包括：集成电路管芯；贯通孔，与所述集成电路管芯相邻；密封剂，围绕所述贯通孔和所述集成电路管芯；以及再分布结构，包括：第一金属化图案，位于第一介电层上，第一介电层设置在所述密封剂上，所述第一金属化图案延伸穿过所述第一介电层以电连接所述贯通孔；凸块下金属，位于第二介电层上，所述第二介电层设置在所述第一介电层上，所述凸块下金属延伸穿过所述第二介电层以电连接至所述第一金属化图案；以及导电环，位于第三介电层上，所述第三介电层设置在所述第二介电层上，所述导电环密封所述第三介电层和所述凸块下金属的界面。

本发明的又一实施例提供了一种形成封装件的方法，包括：沉积第一介电层，所述第一介电层设置在集成电路管芯上方；形成沿着所述第一介电层延伸的第一金属化图案；在所述第一金属化图案和所述第一介电层上方沉积第二介电层；形成沿着所述第二介电层延伸的凸块下金属；在所述凸块下金属和所述第二介电层上方沉积第三介电层；在所述第三介电层中形成暴露所述凸块下金属的开口；在所述第三介电层和所述凸块下金属的界面处分配导电膏；以及固化所述导电膏以形成密封所述第三介电层和所述凸块下金属的界面的导电环。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1至图19示出根据一些实施例的在用于形成器件封装件的工艺期间的中间步骤的截面图。

图20至图21示出根据一些实施例的在用于形成封装件结构的工艺期间的中间步骤的截面图。

具体实施方式