[发明专利]半导体装置及其制造方法

说明书

根据本发明，在半导体装置的可靠性方面得到了改进。SIP包括：模拟芯片、具有面积比所述模拟芯片的主表面小的主表面的微计算机芯片、安装模拟芯片和微计算机芯片的芯片垫、以及环绕所述芯片垫布置的多个引线。该SIP还包括：与所述芯片垫一体成型的多个悬挂引线、多个导线、密封体。其中，多个导线将所述模拟芯片的电极与所述引线电连接，并将微计算机芯片与引线电连接。在所述密封体中密封所述模拟芯片和所述微计算机芯片。所述芯片垫的第一弯曲部和第二弯曲部的曲率半径大于芯片垫的第三弯曲部的曲率半径。

相关申请的交叉引用

2016年12月28日提交的日本专利申请第2016-256057号的公布内容的全部，包括说明书、附图和摘要，通过引用并入本文。

技术领域

本发明涉及一种半导体装置及其制造技术，在该半导体装置中多个半导体芯片并排地安装在芯片垫(die pad)上。

背景技术

下列每一个文献都公开了多个半导体芯片并排地安装在芯片垫上的作为半导体装置的结构。

公开号为2006-313876的日本未经审查的专利申请(专利文献1)公开了一种半导体装置的结构，其中，不同尺寸的半导体芯片安装在芯片垫上，该芯片垫设置成与密封/成型区的主表面的中心线未对齐。

另一方面，公开号为2015-43398的日本未经审查的专利申请(专利文献2)公开了一种在芯片垫上设置两个半导体芯片的结构。在一个半导体芯片上进一步安装单层中介层(interposer)，这样，所述两个半导体芯片通过单层中介层彼此电连接。

[相关技术文献]

[专利文献]

[专利文献1]日本未经审查专利申请公开文献2006-313876号

[专利文献2]日本未经审查专利申请公开文献2015-43398号

发明内容

已知一种半导体装置，其中，不同尺寸的半导体芯片被并置地安装在芯片垫上(芯片安装部)上，例如SIP(System In Package，系统级封装)。

在大、小两种尺寸的半导体芯片安装在平面视图为四边形的芯片垫上的结构中，关于较小的半导体芯片(下文也称为小芯片)，该小芯片和内部引线之间的导线被拉长，使得在树脂成型步骤中趋于发生导线摇摆(wire sweep)。

鉴于此，本发明的发明人对采用具有二维的凸起形状的芯片垫的结构进行了研究，小芯片安装在凸起的芯片垫的面积较小的部分上，电连接于小芯片的内部引线靠近芯片垫设置，以减少小芯片和内部引线之间导线的长度。这可以减少树脂成型步骤中的导线摇摆。通过减少小芯片和内部引线之间导线的长度，可以降低半导体装置的材料成本。

然而，在使用上述凸起的芯片垫的结构中，存在不能连接到芯片垫外角部的悬挂引线。所述芯片垫的多个外角部包括未连接所述悬挂导线并由此暴露的外角部。

本发明的发明人发现，在芯片垫的这种暴露的外角部上，趋于集中由温度变化(例如，在半导体装置制造后的温度循环测试过程中、用户进行的二次安装过程中、或，安装之后在高温/低温荷载下)产生的应力等，引起芯片垫和树脂之间剥离，以及导致半导体装置的可靠性降低。

根据本说明书和附图的说明，本发明的其他问题和新特征将变得显而易见。