[发明专利]多芯片堆叠封装方法及封装体

说明书

本发明提供多芯片堆叠封装方法及封装体，封装方法包括将第一芯片黏贴在芯片基岛的上表面；进行第一次塑封；暴露出金属垫上表面及第一芯片焊垫；形成第一金属柱，形成第一重布线层；进行第二次塑封；暴露出金属垫下表面及芯片基岛下表面；将第二芯片黏贴在芯片基岛下表面；进行第三次塑封；暴露出金属垫下表面及第二芯片焊垫；形成第二金属柱，第二金属柱穿过第三塑封体与金属垫连接，形成第二芯片管脚，第一芯片焊垫通过第一金属柱、金属垫与第二金属柱连接，第二金属柱暴露端作为第一芯片管脚。优点在于，采用金属柱和内部重布线层方式进行双芯片堆叠封装，结构简单，封装工艺流程简单，封装厚度薄，导电性能、散热性、可靠性好，占用封装面积小。

技术领域

本发明涉及半导体封装领域，尤其涉及一种多芯片堆叠封装方法及封装体。

背景技术

当前IC半导体封装领域，电子产品趋向于短小轻薄，在相同功能下减小和减薄封装尺寸成为一种趋势，传统多芯片封装采用多个芯片并排平铺的方式进行，占用的基板或框架面积大，且由于面积大，封装厚度一般偏厚，且对于功率器件导电性能较差。

发明内容

本发明所要解决的技术问题是，提供一种多芯片堆叠封装方法及封装体，其结构简单，封装工艺流程简单，封装厚度薄，导电性能、散热性、可靠性好，占用封装面积小。

为了解决上述问题，本发明提供了一种多芯片堆叠封装方法，包括如下步骤：提供一图形化的框架，所述框架具有至少一个金属垫及一芯片基岛；将一第一芯片黏贴在所述芯片基岛的上表面，所述第一芯片未设置焊垫的表面与所述芯片基岛连接，所述金属垫的数量与所述第一芯片的焊垫的数量相同；进行第一次塑封，形成第一塑封体，所述第一塑封体覆盖所述第一芯片及所述金属垫的上表面；去除与所述金属垫及所述第一芯片的焊垫对应的第一塑封体，暴露出所述金属垫的上表面及第一芯片的焊垫；在第一塑封体表面沉积图形化的金属层，其中，在与所述金属垫对应位置处形成一第一金属柱，在与所述第一芯片的焊垫对应位置处形成第一重布线层，所述第一芯片的每个焊垫通过所述第一重布线层与一个第一金属柱连接；进行第二次塑封，形成第二塑封体，所述第二塑封体覆盖所述第一重布线层；暴露出所述金属垫的下表面及所述芯片基岛的下表面；将一第二芯片黏贴在所述芯片基岛的下表面，所述第二芯片未设置焊垫的表面与所述芯片基岛连接；进行第三次塑封，形成第三塑封体，所述第三塑封体覆盖所述第二芯片及所述金属垫的下表面；去除与所述金属垫及所述第二芯片的焊垫对应的第三塑封体，暴露出所述金属垫的下表面及第二芯片的焊垫；在第三塑封体表面沉积图形化的金属层，在与所述金属垫对应位置处所述金属层形成一第二金属柱，所述第二金属柱穿过所述第三塑封体与所述金属垫连接，在与所述第二芯片的焊垫对应位置处所述金属层形成第二芯片的管脚，所述第一芯片的焊垫通过第一金属柱、金属垫与所述第二金属柱连接，所述第二金属柱的暴露端作为第一芯片的管脚。

进一步，所述框架为图形化的金属框架，或者所述框架包括一基板，所述基板上设置有所述金属垫及所述芯片基岛。

进一步，在去除与所述金属垫及所述第一芯片的焊垫对应的第一塑封体的步骤之后，还包括一在所述第一塑封体、金属垫及第一芯片的焊垫的暴露表面形成第一种子层的步骤。

进一步，在去除与所述金属垫及所述第二芯片的焊垫对应的第三塑封体的步骤之后，还包括一在所述第三塑封体、金属垫及第二芯片的焊垫的暴露表面形成第二种子层的步骤。

进一步，在第三塑封体表面沉积图形化的金属层的步骤中，所述图形化的金属层位于所述第三塑封体表面上的部分作为第二重布线层，所述第二重布线层与第二金属柱及第二芯片的焊垫连接，在形成第二重布线层之后还包括一形成图形化的管脚层的步骤，所述管脚层的各个管脚分别与第二重布线层的各个金属块连接，作为第一芯片及第二芯片的管脚使用。

进一步，形成图形化的管脚层的步骤之后还包括进行第四次塑封的步骤：进行第四次塑封，形成第四塑封体，所述第四塑封体覆盖所述第三塑封体及管脚层；去除所述管脚层的各个管脚对应位置处的第四塑封体，暴露出各个管脚。