[发明专利]半导体装置及其制造方法

权利要求书

1.一种半导体装置，其特征在于，包括：

衬底，具有相邻的第一区域和第二区域，其中衬底在第一区域中形成有第一沟槽结构部件，在第二区域中形成有第二沟槽结构部件，以及在第一区域和第二区域之间的边界处形成有伪沟槽结构部件；

其中，第一沟槽结构部件在衬底中的深度小于第二沟槽结构部件在衬底中的深度。

2.根据权利要求1所述的半导体装置，其特征在于，

伪沟槽结构部件的一部分在衬底中的深度等于第一沟槽结构部件在衬底中的深度，而伪沟槽结构部件的其余部分在衬底中的深度等于第二沟槽结构部件在衬底中的深度。

3.根据权利要求1所述的半导体装置，其特征在于，

伪沟槽结构部件的全部在衬底中的深度等于第一沟槽结构部件在衬底中的深度，或者等于第二沟槽结构部件在衬底中的深度。

4.根据权利要求1所述的半导体装置，其特征在于，伪沟槽结构部件在第一区域一侧的高度大于在第二区域一侧的高度。

5.根据权利要求1所述的半导体装置，其特征在于，伪沟槽结构部件在第一区域与第二区域之间的宽度为第一沟槽结构部件的宽度的1.8倍或更多，或者为第二沟槽结构部件的宽度的1.8倍或更多。

6.根据权利要求1所述的半导体装置，其特征在于，伪沟槽结构部件在第一区域与第二区域之间的宽度在1500nm到5000nm的范围内。

7.根据权利要求1-6中任一项所述的半导体装置，其特征在于，第一沟槽结构部件为第一浅沟槽隔离部，第二沟槽结构部件为第二浅沟槽隔离部，伪沟槽结构部件为伪浅沟槽隔离部。

8.根据权利要求7所述的半导体装置，其特征在于，所述半导体装置为图像传感器，第一区域为形成有光电二极管阵列的像素区域，第二区域为形成有针对光电二极管阵列的处理电路的逻辑区域。

9.根据权利要求8所述的半导体装置，其特征在于，伪浅沟槽隔离部包围像素区域，逻辑区域包围伪浅沟槽隔离部。

10.根据权利要求7所述的半导体装置，其特征在于，第一浅沟槽隔离部和第二浅沟槽隔离部分别被配置为对其周边的半导体器件进行隔离，而伪浅沟槽隔离部未对任何半导体器件进行隔离。

11.一种制造半导体装置的方法，其特征在于，包括：

在衬底之上形成硬掩模，其中衬底具有相邻的第一区域和第二区域；

对硬掩模进行图案化以便形成开口，所述开口分别对应于要在第一区域中形成的第一沟槽结构部件、要在第二区域中形成的第二沟槽结构部件、以及要在第一区域和第二区域之间的边界处形成的伪沟槽结构部件；

通过硬掩模的开口来对衬底进行刻蚀操作，从而在第一区域中形成第一沟槽，在第二区域中形成第二沟槽，并且在第一区域和第二区域之间的边界处形成第三沟槽，其中第一沟槽在衬底中的深度小于第二沟槽在衬底中的深度；以及

填充第一沟槽、第二沟槽和第三沟槽并且进行化学机械抛光处理，从而分别形成第一沟槽结构部件、第二沟槽结构部件和伪沟槽结构部件。

12.根据权利要求11所述的方法，其特征在于，所述刻蚀操作包括：

通过硬掩模的所述开口来对衬底进行第一刻蚀处理以使第一沟槽、第二沟槽和第三沟槽均达到第一沟槽的预定深度；以及

至少遮挡第一区域，对第三沟槽的一部分或全部、以及衬底的第二区域进行第二刻蚀处理，以使第三沟槽的所述一部分或全部、以及第二沟槽达到第二沟槽的预定深度。

13.根据权利要求11所述的方法，其特征在于，所述刻蚀操作包括：

通过硬掩模的所述开口来对衬底进行第一刻蚀处理以使第一沟槽、第二沟槽和第三沟槽均达到第一沟槽的预定深度；以及

遮挡第一区域和第三沟槽，对衬底的第二区域进行第二刻蚀处理，以使第二沟槽达到第二沟槽的预定深度。