[发明专利]半导体封装装置及其制造方法

说明书

一种半导体封装装置包含：衬底、裸片、封装主体、屏蔽层、阻焊层、绝缘膜和互连元件。所述裸片安置在所述衬底的顶部表面上。所述封装主体安置在所述衬底的所述顶部表面上以覆盖所述裸片。所述屏蔽层安置在所述封装主体上且电连接到所述衬底的接地元件。所述阻焊层安置在所述衬底的底部表面上。所述绝缘膜安置在所述阻焊层上。所述互连元件安置在所述衬底的所述底部表面上。所述互连元件的第一部分由所述绝缘膜覆盖，并且所述互连元件的第二部分从所述绝缘膜中暴露。

技术领域

本发明涉及一种半导体封装装置及其制造方法，且更确切地说，涉及一种具有屏蔽层的半导体封装装置及其制造方法。

背景技术

在至少部分地由针对增强处理速度和较小尺寸的需求的驱动下，半导体装置已变得越来越复杂。增强处理速度倾向于涉及更高的时钟速度，这可以涉及信号电平之间的更频繁的转换，这继而可以引起在较高频率或较短波长处的较高电平的电磁发射。电磁发射可从源半导体装置中辐射，并且可入射到邻近半导体装置上。如果邻近半导体装置处的电磁发射的电平足够高，那么这些发射可不利地影响邻近半导体装置的操作。此现象有时被称作电磁干扰(EMI)。较小尺寸的半导体装置可通过在总电子系统内提供较高密度的半导体装置而加重EMI，并且因此加重邻近半导体装置处的较高电平的不希望的电磁发射。

减少EMI的一种方式是屏蔽半导体封装装置内的半导体装置的集合。具体地说，屏蔽可以通过包含电接地且紧固到封装的外部的导电壳体或外壳实现。当来自封装内部的电磁发射撞击壳体的内表面时，这些发射的至少一部分可以电短路，由此降低可以通过壳体的发射的电平且不利地影响邻近半导体装置。类似地，当来自邻近半导体装置的电磁发射撞击壳体的外表面时，类似电短路可以出现以减少封装内的半导体装置的EMI。

发明内容

根据本发明的一些实施例，半导体封装装置包括：衬底、裸片、封装主体、屏蔽层、阻焊层、绝缘膜和互连元件。衬底包括接地元件、顶部表面、与顶部表面相对的底部表面以及在顶部表面与底部表面之间的横向表面。裸片安置在衬底的顶部表面上。封装主体安置在衬底的顶部表面上以覆盖裸片。屏蔽层安置在封装主体上且电连接到衬底的接地元件。阻焊层安置在衬底的底部表面上。绝缘膜安置在阻焊层上。互连元件安置在衬底的底部表面上。互连元件的第一部分由绝缘膜覆盖，并且互连元件的第二部分从绝缘膜中暴露。

根据本发明的一些实施例，制造半导体封装装置的方法包括：提供包括接地元件的衬底；在衬底的顶部表面上安置裸片；在衬底的顶部表面上形成封装主体以覆盖裸片；在衬底的底部表面上形成互连元件；在衬底的底部表面和互连元件上形成绝缘膜，其中绝缘膜覆盖互连元件并且与互连元件相符；在封装主体的外表面和衬底的横向表面上形成屏蔽层；以及移除绝缘膜的至少一部分。屏蔽层连接到接地元件。

根据本发明的一些实施例，制造半导体封装装置的方法包括：提供包括接地元件的衬底；在衬底的顶部表面上安置裸片；在衬底的顶部表面上形成封装主体以覆盖裸片；在衬底的底部表面上形成互连元件；在衬底的底部表面上安置第一绝缘膜，其中第一绝缘膜覆盖互连元件的第一部分并且暴露互连元件的第二部分；在第一绝缘膜和互连元件的第二部分上形成第二绝缘膜，其中第二绝缘膜与互连元件相符；在封装主体的外表面和衬底的横向表面上形成屏蔽层，其中屏蔽层连接到接地元件；以及移除第二绝缘膜。

附图说明

图1说明根据本发明的一些实施例的半导体封装装置的截面图。

图2说明根据本发明的一些实施例的半导体封装装置的截面图。

图3A、图3B、图3C、图3D和图3E说明根据本发明的一些实施例的制造方法。

图4A、图4B、图4C和图4D说明根据本发明的一些实施例的制造方法。

图5A、图5B、图5C和图5D说明根据本发明的一些实施例的制造方法。

图6A和图6B说明根据本发明的一些实施例的制造方法。