[发明专利]一种标记图形及其形成方法

说明书

提供一种用于3D NAND台阶的标记图形的形成方法，其特征在于：标记图形与顶部选择栅(TSG)图形通过一次掩模刻蚀同步形成于N‑O叠层，所形成的标记图形为凸起结构。该标记图形形成在外围台阶区域，且形成在TSG图形垫角落区域。通过将标记图案整合到TSG图形的制备工艺中，减少了整个台阶工艺的步骤，降低了3D NAND的制造成本，解决了台阶工艺中无法测量大台阶图形尺寸变化和套刻(overlay)的问题，同时可以间接反映大台阶侧壁形貌和倾角对应不同刻蚀次数的变化。

技术领域

本发明涉及一种3D NAND存储器的制造方法，尤其涉及3D NAND存储器的台阶形成监测的标记图形及其形成方法。

背景技术

3D NAND存储器是一种堆叠数据单元的技术，目前已可实现32层以上，甚至72层数据单元的堆叠。3D NAND存储器克服了平面NAND闪存的实际扩展极限的限制，进一步提高了存储容量，降低了每一数据位的存储成本，降低了能耗。

目前3D NAND存储器的台阶区域(Staircase)，通过对外围一步刻蚀M个N-O叠层形成一个大台阶(其中M为大于1的自然数)，此时相应的中心的未被刻蚀部分作为一个台阶垫(Pad)，再对该台阶垫采用trim-etch工艺形成M个台阶。经过多次类似工艺，进而形成台阶结构。如图1(a)、图1(b)所示，对衬底100上的N-O叠层200分别通过2次刻蚀，形成2个大台阶，分别形成台阶垫1和台阶垫2，分别通过3次trim-etch工艺最终形成台阶结构。如图1(a)对衬底100上的N-O叠层200进行第一次大台阶刻蚀，一次刻蚀4层N-O叠层，形成台阶垫1(Pad 10)，然后通过第一次trim-etch工艺形成台阶结构210；如图1(b)所示，再进行第二次大台阶刻蚀，形成台阶垫20(Pad 20)，通过第二次trim-etch工艺形成台阶结构220；再通过第三次trim-etch工艺形成台阶结构，如图1(c)所示。

在3D NAND存储器工艺制备中，台阶区域位置的精确控制尤为重要。第一道台阶的大小缩放将会影响trim之后形成的高层台阶的宽度，严重时会使部分台阶阵列中栅与金属接触的连接出现偏移。随着3D NAND存储器台阶层数的增加，台阶大小与位置的监控遇到了挑战，主要的问题是：(1)台阶区域的尺寸为mm级别，而它缩放的尺度为nm级别，无法用CDSEM机台进行线上良测；(2)部分台阶的形成由厚光阻铺胶，通过trim-etch工艺形成，而厚光阻导致光刻步骤良测时无法精确聚焦，从而会有大的偏移(overlay)产生且无法测量；(3)台阶从高到低形成的过程中，没有被光阻保护的台阶区域在多次刻蚀过程中形貌和倾角会有变化，这种变化的机制缺少有效的模型与深入研究。

为了解决上述问题，目前3D NAND存储器制造工艺中，在N-O薄膜沉积结束后，台阶结构制备之前，先在N-O薄膜上制备对称排列的小凹槽结构作为标记图案221。在该方法中，其标记图案222的形成需要额外的一张掩模专门形成，如图2(a)所示的标记图案222的掩模图形。图2(a)中，虚线框表示后续工艺中台阶垫的形成位置。通过测量SS Pad两侧与小凹槽的标记图案221中心线距离的平均值，可以计算出垫的关键尺寸缩放的大小，如图2(b)所示，其中SS Pad表示工艺过程中任意一个大台阶形成的台阶垫。这一方案可有效检测台阶垫相对不同光刻能量和焦距下的缩放值，但是小凹槽的制备需要额外的一张掩模，以及相应的光刻、干法刻蚀、湿法清洗三步工艺，增加了生产成本。此外，在多道台阶成型的trim工艺的调试中，当大台阶边缘与小凹槽边缘距离很近时，良测的定位点易于出错。另外，台阶垫的光刻-刻蚀工艺优化后，对尺寸很小的凹槽结构，制备工艺反而不是最优化值，因此凹槽成型时内部因为N-O薄膜刻蚀速率不一样会有残留物，从而影响良测精度。

发明内容

为了解决上述问题，本申请提出了一种优化的标记图案的形成方法，通过设计新型的小图形作为标记图案，并将标记图案整合到第一道台阶的制备工艺中，进而实现对每一道台阶关键尺寸和偏移(overlay)的监控，同时间接监控大台阶侧壁在多次刻蚀工艺后的变化。