[发明专利]半导体封装件及其制造方法

说明书

本申请是2013年9月2日申请的，申请号为201310392415.3，发明名称为“半导体封装件及其制造方法”的中国发明专利申请的分案申请。

技术领域

本发明是有关于一种半导体封装件及其制造方法，且特别是有关于一种可降低翘曲量的半导体封装件及其制造方法。

背景技术

传统半导体基板由于愈来愈薄，且半导体基板双侧的结构不对称，因此容易产生翘曲。当半导体基板的翘曲量愈大，在后续的芯片设置于其上的工艺中，容易产生例如是芯片与基板接合不良等问题。

发明内容

本发明是有关于一种半导体封装件及其制造方法，可降低半导体封装件的翘曲量。

根据本发明的一实施例，提出一种半导体封装件，包括：一基板，具有多个分割道，该多个分割道贯穿该基板；一芯片，设于该基板上；以及一底胶，形成于该芯片与该基板之间；其中，该基板具有一重布线路层；该多个分割道横向地经过该重布线路层，但未分割该重布线路层。

根据本发明的一实施例，提出一种半导体封装件的制造方法，包括：设置一基板于一载板上；形成多个分割道贯穿该基板；设置一芯片于该基板上；形成一底胶于该芯片与该基板之间；以及移除该载板；其中，该基板具有一重布线路层；且该多个分割道横向地经过该重布线路层，但未分割该重布线路层。

为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合附图，作详细说明如下：

附图说明

图1A绘示依照本发明一实施例的半导体封装件的剖视图。图1B绘示图1A的俯视图。

图2A绘示依照本发明另一实施例的半导体封装件的剖视图。图2B绘示图2A的俯视图。

图3A至3F绘示图1A的半导体封装件的制造过程图。

图4绘示图1B的半导体封装件的另一种制造过程图。

图5A至5B绘示图2A的半导体封装件的制造过程图。

符号说明：

100、200：半导体封装件

10：载板

11：黏贴层

12：图案化光阻层

12a、1143a：开孔

110：基板

110r、110r’、110r”：分割道

110s：边缘侧面

110s1：第一边缘侧面

110s2：第二边缘侧面

111：子基板

110b、112b：下表面

110u、112u：上表面

110a、1131a：开孔

112：基材

113、113’、113”：导电孔

1131：内导电机制

1132：外介电层

1133：导通层

114：第一线路层

1141；1151：第一介电层

1142：第一重布线路层

1143、1153：第二介电层

115：第二线路层

1152：第二重布线路层

116、121：电性接点

120：芯片

130：底胶

D1：侧向

P：切割道

W1：宽度

具体实施方式

请参照图1A，其绘示依照本发明一实施例的半导体封装件的剖视图。半导体封装件100包括基板110，芯片120及底胶130。

基板110例如是芯片或中介层基板。基板110包括至少一子基板111、基材112、导电孔113、第一线路层114、第二线路层115、至少一电性接点116、分割道110r、上表面110u及边缘侧面110s(110s1、110s2)。

子基板111是由分割道110r分离基板110而成，分割道110r从基板110的上表面110u延伸至基板110的下表面110b而贯穿基板110，分割道110r从基板110的下表面110b露出。

基材112例如是玻璃、硅(silicon)、金属、金属合金、聚合物(polymer)或另一适当结构材料所形成材料。基材112具有相对的上表面112u与下表面112b。

导电孔113从上表面112u贯穿基材112，并电性连接第一重布线路层1142与第二重布线路层1152。在一实施例中，导电孔113可从基材112的上表面112u及下表面112b露出。在另一实施例中，导电孔113亦可突出超过基材112的上表面112u及/或下表面112b。