[发明专利]半导体晶粒背侧装置及其制造方法

说明书

技术领域

本发明的领域大致涉及封装的半导体芯片装置，并且更具体地涉及半导体晶粒背侧装置及其制造方法。

背景技术

在已知的半导体芯片中，半导体芯片封装件的半导体晶粒(die)的背侧表面通常是非功能性的并且仅用于机械和热目的。这些已知半导体芯片封装件中的背侧晶粒表面的利用不足在微电子行业中对于增强的功能、性能和小型化的趋势的连续改进提出了限制。此外，在这些已知半导体芯片封装件中，增加的功能将继续以晶圆水平增加，但在许多应用中，晶圆水平改进在不实质增加晶粒尺寸、晶圆成本和封装件尺寸的情况下将是不实际的。

在至少一些已知半导体芯片封装件中，独立的，即非集成，分立装置嵌入在被封装的半导体装置旁边。然而，以晶圆水平增加功能还占据空间并且增大封装件的体积，由此导致每单位体积的减少的功能。这些独立和分立装置，例如嵌入在半导体芯片封装件的旁边或以晶圆水平集成的各种类型的传感器、无源电路元件和有源电路元件中的至少一者，功能上是所希望的。尽管这些独立和分立装置在至少一些已知半导体芯片封装件中是以减小尺寸制造的，但是其由于在其中容纳和保持集成电路所需的晶粒厚度的下限而仍然增大了封装件体积。因此，在这些已知半导体芯片封装件中，存在在保持或增强性能和功能的同时进一步小型化的严重限制。此外，在至少一些已知半导体芯片封装件中，上述所需趋势还受到以下事实的限制：尽管分立传感器和元件的集成可能为半导体晶粒晶圆水平的，并非全部装置能够利用当前现有的制造方法以晶圆水平和晶粒水平集成。

发明内容

在一个方面中，提供一种用于半导体芯片封装件的晶粒。晶粒包括第一表面，第一表面包括形成在其中的集成电路。晶粒还包括与第一表面相反的背侧表面。晶粒还包括联接至背侧表面的至少一个装置。背侧表面具有限定背侧表面的基本平面区域的总表面面积。晶粒还包括形成在背侧表面上的至少一个装置。至少一个装置包括从至少一个装置延伸超过总表面面积的至少一个延伸部。

根据本发明的一个实施例，所述至少一个装置电气联接和/或通信联接至所述集成电路；或者所述至少一个装置与所述集成电路电气隔离和/或通信隔离。

根据本发明的一个实施例，所述背侧表面包括形成在其中的另外的集成电路。

根据本发明的一个实施例，所述另外的集成电路电气联接至所述至少一个装置和所述集成电路中的至少一者；和/或通信联接至所述至少一个装置和所述集成电路中的至少一者。

根据本发明的一个实施例，所述背侧表面具有第一表面面积和第二表面面积，所述第一表面面积和所述第二表面面积合计为所述总表面面积，其中，所述至少一个装置形成在所述第一表面面积上，以及其中，所述另外的集成电路形成在所述第二表面面积中。

根据本发明的一个实施例，所述至少一个装置形成在所述第一表面面积和所述第二表面面积上，以及其中，所述另外的集成电路形成在所述第一表面面积和所述第二表面面积中。

根据本发明的一个实施例，所述至少一个装置包括传感器、有源电路元件、无源电路元件和射频识别(RFID)元件中的至少一个。

根据本发明的一个实施例，所述第一表面限定包括第一边缘的基本平面区域，所述第一边缘限定所述第一表面的周边，其中，所述总表面面积的边界包括限定所述背侧表面的周边的第二边缘，所述晶粒还包括在所述第一边缘与所述第二边缘之间延伸的侧壁，其中，所述至少一个延伸部还延伸到所述侧壁上。

根据本发明的一个实施例，所述至少一个装置还形成在所述侧壁上。

根据本发明的一个实施例，还包括包含第一装置和第二装置的多个装置，其中，所述第一装置和所述第二装置中的每一个均包括所述至少一个装置，以及其中，所述第一装置电气联接和/或通信联接至所述第二装置。

在另一方面中，提供一种半导体芯片封装件。半导体芯片封装件包括至少一个介电层和联接至至少一个介电层的至少一个金属化层。半导体芯片封装件还包括联接至至少一个介电层和至少一个金属化层中的至少一者的至少一个晶粒。晶粒包括第一表面，第一表面包括形成在其中的集成电路。晶粒还包括与第一表面相反的背侧表面。晶粒还包括联接至背侧表面的至少一个装置。背侧表面具有限定背侧表面的基本平面区域的总表面面积。晶粒还包括形成在背侧表面上的至少一个装置。至少一个装置包括从至少一个装置延伸超过总表面面积的至少一个延伸部。