[发明专利]半导体晶粒背侧装置及其制造方法在审
| 申请号： | 201710507626.5 | 申请日： | 2017-06-28 |
| 公开（公告）号： | CN107546195A | 公开（公告）日： | 2018-01-05 |
| 发明（设计）人： | A.V.高达;R.I.托米宁 | 申请（专利权）人： | 通用电气公司 |
| 主分类号： | H01L23/31 | 分类号： | H01L23/31;H01L21/56;H01L23/498 |
| 代理公司： | 中国专利代理(香港)有限公司72001 | 代理人： | 郭帆扬,刘林华 |
| 地址： | 美国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 晶粒 装置 及其 制造 方法 | ||
1.一种用于半导体芯片封装件的晶粒，所述晶粒包括：
第一表面，所述第一表面包括形成在其中的集成电路；
背侧表面，所述背侧表面与所述第一表面相反，所述背侧表面具有限定所述背侧表面的基本平面区域的总表面面积；以及
至少一个装置，所述至少一个装置形成在所述背侧表面上，所述至少一个装置包括从所述至少一个装置延伸超过所述总表面面积的至少一个延伸部。
2.根据权利要求1所述的晶粒，其特征在于以下中的一个：
所述至少一个装置电气联接和/或通信联接至所述集成电路；和
所述至少一个装置与所述集成电路电气隔离和/或通信隔离。
3.根据权利要求1所述的晶粒，其特征在于，所述背侧表面包括形成在其中的另外的集成电路。
4.根据权利要求3所述的晶粒，其特征在于，所述另外的集成电路：
电气联接至所述至少一个装置和所述集成电路中的至少一者；和/或
通信联接至所述至少一个装置和所述集成电路中的至少一者。
5.根据权利要求3所述的晶粒，其特征在于，所述背侧表面具有第一表面面积和第二表面面积，所述第一表面面积和所述第二表面面积合计为所述总表面面积，其中，所述至少一个装置形成在所述第一表面面积上，以及其中，所述另外的集成电路形成在所述第二表面面积中。
6.根据权利要求5所述的晶粒，其特征在于，所述至少一个装置形成在所述第一表面面积和所述第二表面面积上，以及其中，所述另外的集成电路形成在所述第一表面面积和所述第二表面面积中。
7.根据权利要求1所述的晶粒，其特征在于，所述至少一个装置包括传感器、有源电路元件、无源电路元件和射频识别(RFID)元件中的至少一个。
8.根据权利要求1所述的晶粒，其特征在于，所述第一表面限定包括第一边缘的基本平面区域，所述第一边缘限定所述第一表面的周边，其中，所述总表面面积的边界包括限定所述背侧表面的周边的第二边缘，所述晶粒还包括在所述第一边缘与所述第二边缘之间延伸的侧壁，其中，所述至少一个延伸部还延伸到所述侧壁上。
9.一种半导体芯片封装件，包括：
至少一个介电层；
至少一个金属化层，所述至少一个金属化层联接至所述至少一个介电层；以及
至少一个晶粒，所述至少一个晶粒联接至所述至少一个介电层和所述至少一个金属化层中的至少一个，所述至少一个晶粒包括：
第一表面，所述第一表面包括形成在其中的集成电路；
背侧表面，所述背侧表面与所述第一表面相反，所述背侧表面具有限定所述背侧表面的基本平面区域的总表面面积；以及
至少一个装置，所述至少一个装置形成在所述背侧表面上，所述至少一个装置包括从所述至少一个装置延伸超过所述总表面面积的至少一个延伸部。
10.一种制造半导体芯片封装件的方法，所述半导体芯片封装件包括至少一个介电层，所述方法包括：
将至少一个晶粒联接至所述至少一个介电层，所述至少一个晶粒包括第一表面，第一表面包括形成在其中的集成电路，所述至少一个晶粒还包括与所述第一表面相反的背侧表面，所述背侧表面具有限定所述背侧表面的基本平面区域的总表面面积；以及
在所述背侧表面上制造至少一个装置，所述至少一个装置包括从所述至少一个装置延伸超过所述总表面面积的至少一个延伸部。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于通用电气公司，未经通用电气公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710507626.5/1.html，转载请声明来源钻瓜专利网。
