[发明专利]具有高可靠性的半导体封装件

说明书

公开了一种半导体封装件。所述半导体封装件包括封装基底、堆叠在封装基底上的多个半导体器件、设置在所述多个半导体器件之间以及封装基底与所述多个半导体器件之间的多个底部填充填角以及至少部分地围绕所述多个半导体器件和所述多个底部填充填角的模制树脂。所述多个底部填充填角包括从所述多个半导体器件中的每个之间或者封装基底和所述多个半导体器件中的每个之间的空间突出的多个突起。所述多个突起中的至少两个相邻的底部填充填角突起形成一个连续结构，在其间没有界面。

本申请要求于2016年2月22日提交到韩国知识产权局的第10-2016-0020695号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。

技术领域

发明构思涉及一种半导体封装件，更具体地，涉及一种具有高可靠性的半导体封装件。

背景技术

近来，半导体芯片(例如，存储芯片)正变得高度集成。正在对堆叠高度集成的半导体芯片的方法进行研究。

发明内容

发明构思提供了一种具有高可靠性和低制造成本的半导体封装件。

在发明构思的示例性实施例中，半导体封装件包括封装基底、堆叠在封装基底上的多个半导体器件、设置在所述多个半导体器件之间以及封装基底与所述多个半导体器件之间的多个底部填充填角以及至少部分地围绕所述多个半导体器件和所述多个底部填充填角的模制树脂。所述多个底部填充填角包括从所述多个半导体器件中的每个之间或者封装基底和所述多个半导体器件中的每个之间的空间突出的多个突起。所述多个突起中的至少两个相邻的底部填充填角突起形成一个连续结构，在其间没有界面。

在发明构思的示例性实施例中，半导体封装件包括封装基底、堆叠在封装基底上的多个半导体器件、设置在所述多个半导体器件之间以及封装基底与所述多个半导体器件之间的多个底部填充填角以及至少部分地围绕所述多个半导体器件和所述多个底部填充填角的模制树脂。所述多个半导体器件之间以及封装基底和所述多个半导体器件之间的间隔对于更加远离封装基底的半导体器件变得更小。

在发明构思的示例性实施例中，半导体封装件包括：封装基底；堆叠在封装基底上的第一半导体器件和第二半导体器件，其中，第一半导体器件设置在封装基底和第二半导体器件之间；设置在封装基底和第一半导体器件之间的第一底部填充填角以及设置在第一半导体器件和第二半导体器件之间的第二底部填充填角；以及模制树脂，覆盖第一底部填充填角和第二底部填充填角中每个的至少一部分。第一底部填充填角从封装基底和第一半导体器件之间的区域突出，第二底部填充填角从第一半导体器件和第二半导体器件之间的区域突出。第一底部填充填角的突起与第二底部填充填角的突起形成一个连续结构。

附图说明

通过结合附图详细地描述发明构思的示例性实施例，发明构思的以上和其它特征将变得更加明显，在附图中：

图1A是根据发明构思的示例性实施例的半导体封装件的剖视图；

图1B是根据发明构思的示例性实施例制造的半导体封装件的底部填充填角部分的剖视图像；

图1C是根据一种方法制造的半导体封装件的剖视图像；

图2至图9是根据发明构思的示例性实施例的半导体封装件的剖视图；

图10是根据发明构思的示例性实施例制造半导体封装件的方法的流程图；

图11A至图11G是用于顺序地示出根据发明构思的示例性实施例的制造半导体封装件的方法的剖视图；

图12示出根据一种方法用于制造半导体封装件的温度曲线。

具体实施方式

图1A是根据发明构思的示例性实施例的半导体封装件100的剖视图。