[发明专利]半导体元件及其制作方法

权利要求书

1.一种半导体元件的制作方法，包含:

提供一基底，具有一上表面；

形成一阱区于该基底中，该阱区具有第一导电型；

在该基底的该阱区中形成一沟槽；

形成一导电材料，填充该沟槽；

移除部分该导电材料至其顶面低于该上表面，暴露出该上表面以及该沟槽的顶角和上侧壁；以及

进行一掺杂制作工艺，在暴露的该上表面、该沟槽的顶角和上侧壁形成一倒L型的掺杂区，该倒L型的掺杂区具有第二导电型并且包含沿该上表面的水平部和沿该沟槽的该上侧壁的垂直部，该水平部的底面高于该垂直部的底面。

2.如权利要求1所述的制作方法，其中该掺杂制作工艺为等离子体掺杂制作工艺(PLAD)。

3.如权利要求1所述的制作方法，其中形成该导电材料之前，另包含形成一阻障层，介于该基底以及该导电材料之间。

4.如权利要求3所述的制作方法，其中移除部分该导电材料的步骤包含:

移除部分该阻障层至与该导电材料的顶面齐平。

5.如权利要求4所述的制作方法，另包含形成一绝缘层，覆盖该导电材料的顶面和该阻障层。

6.如权利要求3所述的制作方法，其中移除部分该导电材料的步骤包含:

移除部分该阻障层至低于该导电材料的顶面。

7.如权利要求3所述的制作方法，另包含形成一栅极介电层，介于该基底与该阻障层之间。

8.如权利要求1所述的制作方法，其中形成该倒L型的掺杂区之后，另包含形成一盖层，位于该导电材料上并填满该沟槽。

9.一种半导体元件，包含:

基底，具有一上表面；

阱区，设于该基底中，并且具有第一导电型；

沟槽，位于该基底的该阱区中；

导电材料，位于该沟槽中，其中该导电材料的顶面低于该上表面，暴露出该沟槽的顶角和上侧壁；以及

倒L型的掺杂区，位于该沟槽的顶角，该倒L型的掺杂区具有第二导电型并且包含一水平部沿着该上表面，一垂直部沿着该沟槽的上侧壁，其中该水平部的底面高于该垂直部的底面。

10.如权利要求9所述的半导体元件，另包含阻障层，介于该基底与该导电材料之间。

11.如权利要求10所述的半导体元件，其中该阻障层的顶面与该导电材料的顶面齐平。

12.如权利要求11所述的半导体元件，另包含绝缘层，覆盖该导电材料的顶面以及该阻障层。

13.如权利要求10所述的半导体元件，其中该阻障层的顶面低于该导电材料的顶面。

14.如权利要求10所述的半导体元件，其中该垂直部延伸至与该阻障层的顶面切齐。

15.如权利要求10所述的半导体元件，其中该垂直部包含扩散区，低于该阻障层的顶面。

16.如权利要求10所述的半导体元件，另包含栅极介电层，介于该基底以及该阻障层之间。

17.如权利要求9所述的半导体元件，另包含盖层，位于该导电材料上并填满该沟槽。

18.如权利要求9所述的半导体元件，另包含源/漏区，设于该基底的该阱区中并邻近该沟槽的上侧壁，其中该源/漏区的深度小于或等于该垂直部的深度。

19.如权利要求9所述的半导体元件，其中该水平部与该阱区直接接触。

20.如权利要求9所述的半导体元件，其中两相邻的该半导体元件的该倒L型的掺杂区互相连接而形成一倒U型掺杂区。