[发明专利]具有多电极控制的高压器件有效

专利信息
申请号: 201680036699.4 申请日: 2016-06-22
公开(公告)号: CN107924918B 公开(公告)日: 2021-11-26
发明(设计)人: S·R·巴尔;M·D·西曼 申请(专利权)人: 德克萨斯仪器股份有限公司
主分类号: H01L27/098 分类号: H01L27/098;H01L29/778
代理公司: 北京纪凯知识产权代理有限公司 11245 代理人: 徐东升;王爽
地址: 美国德*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 具有 电极 控制 高压 器件
【说明书】:

在所描述的示例中,高压晶体管(HVT)结构(140)使低压晶体管(LVT)(110)适于高压环境。HVT结构(140)包括漏极节点(152)、源极节点(154)、控制栅极(156)和场电极(162、164)。漏极节点(152)和源极节点(154)限定导电沟道(163、165),其中通过控制栅极(156)调节迁移的电荷。当与控制栅极(156)隔离时,场电极(162、164)被配置为响应于场电压,传播迁移的电荷。场电极(162、164)被构造和布线以防止与漏极节点(152)、源极节点(154)或控制栅极(156)中的任一个共享电荷。有利地,所隔离的场电极(162、164)使控制栅极(156)与漏极节点和源极节点(152、154)的电容最小化,使得HVT(140)可在高压环境中以较小的功率损耗和更健壮的性能进行切换。

背景技术

硅基晶体管非常适合于低压应用。但是在高压应用(例如,大于100V的供给电压)中,硅基晶体管的击穿电压增加,从而引起硅基晶体管的沟道电阻不成比例地增加。作为结果,大的折衷存在于BV*Ron品质因数中。增加硅基晶体管的击穿电压还显著增加晶体管的器件电容,这通常减慢晶体管的切换效率。

为了解决这些问题,高压器件可用于具有硅基晶体管的级联配置中。高压器件可为高电子迁移率晶体管(HEMT),诸如氮化镓(GaN)HEMT。通常,GaN HEMT包括二维电子气(2DEG)沟道,二维电子气(2DEG)沟道提供高击穿电压,并且实现具有低功率损耗的超高功率密度操作。然而,在切换操作期间,过度的振铃可发生在硅基晶体管和高压器件之间。为了抑制振铃现象,振铃抑制器可被放置在高压器件的控制栅极处。

振铃抑制器可抑制振铃现象,但是这将增加功率损耗,并且减少级联配置的切换效率。

发明内容

在所描述的示例中,高压晶体管(HVT)结构使低压晶体管(LVT)适于高压环境。HVT结构包括漏极节点、源极节点、控制栅极和场电极。漏极节点和源极节点限定导电沟道,其中通过控制栅极调节迁移的电荷。当与控制栅极隔离时,场电极被配置为响应于场电压,传播迁移的电荷。场电极被构造和布线以防止与漏极节点、源极节点或控制栅极中的任一个共享电荷。有利地,所隔离的场电极使控制栅极与漏极节点和源极节点的电容最小化,使得HVT可在高压环境中以较少的功率损耗和更健壮的性能进行切换。

附图说明

图1示出根据示例实施例的方面的形成在两个单独衬底上的示例高压器件的横截面视图。

图2示出根据示例实施例的方面的形成在单个衬底上的示例高压器件的横截面视图。

图3A示出根据示例实施例的方面的比较常规高压器件和所公开的高压器件之间的接通性能的时序图。

图3B示出根据示例实施例的方面的比较常规高压器件和所公开的高压器件之间的关断性能的时序图。

图4示出根据示例实施例的方面的比较常规高压器件和所公开的高压器件之间的切换功率损耗的时序图。

具体实施方式

图1示出根据示例实施例的方面的形成在两个单独衬底(例如,112和142)上的示例高压器件100的横截面视图。高压器件100可适于在高压环境中实行一个或多个切换(switching)功能。因此,高压器件100可被布线和配置为高压开关。例如,高压器件(HVD)100通常包括低压晶体管(LVT)110和高压晶体管(HVT)140。LVT 110和HVT 140可在级联配置中布线(如图1所示),以将HVD 100变换成高压开关。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于德克萨斯仪器股份有限公司,未经德克萨斯仪器股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201680036699.4/2.html,转载请声明来源钻瓜专利网。

同类专利
  • 具有多电极控制的高压器件-201680036699.4
  • S·R·巴尔;M·D·西曼 - 德克萨斯仪器股份有限公司
  • 2016-06-22 - 2021-11-26 - H01L27/098
  • 在所描述的示例中,高压晶体管(HVT)结构(140)使低压晶体管(LVT)(110)适于高压环境。HVT结构(140)包括漏极节点(152)、源极节点(154)、控制栅极(156)和场电极(162、164)。漏极节点(152)和源极节点(154)限定导电沟道(163、165),其中通过控制栅极(156)调节迁移的电荷。当与控制栅极(156)隔离时,场电极(162、164)被配置为响应于场电压,传播迁移的电荷。场电极(162、164)被构造和布线以防止与漏极节点(152)、源极节点(154)或控制栅极(156)中的任一个共享电荷。有利地,所隔离的场电极(162、164)使控制栅极(156)与漏极节点和源极节点(152、154)的电容最小化,使得HVT(140)可在高压环境中以较小的功率损耗和更健壮的性能进行切换。
  • 一种MOSFET栅氧化层电容校准结构-201810800725.7
  • 韩晓婧;彭兴伟 - 上海华力微电子有限公司
  • 2018-07-20 - 2021-08-20 - H01L27/098
  • 本发明提出一种MOSFET栅氧化层电容校准结构,包括:有源区本体;栅极,位于所述有源区本体之上;源极和漏极,位于所述有源区本体的两端,且所述源极和所述漏极分别位于所述栅极的两侧;阱区,位于所述有源区本体和栅极外侧,所述阱区上设置有接触孔。本发明提出的MOSFET栅氧化层电容校准结构,在通常的MOSFET栅氧化层电容校准结构中保留有源区和栅极多晶硅,仅去除源漏极和栅极上的contact,可以去除包括源漏互联线对栅的寄生电容、源漏互联线对阱的寄生电容、栅上互联线对阱的寄生电容等在内的一系列寄生电容,从而进行更为精确的校准,得到更准确的MOSFET栅氧化层电容仿真模型。
  • 用于控制耗尽型晶体管的方法和电路-201480061907.7
  • M·D·塞曼;S·R·巴尔;D·I·安德森 - 德克萨斯仪器股份有限公司
  • 2014-11-17 - 2019-06-18 - H01L27/098
  • 在描述的示例中,第一晶体管具有:漏极,其耦合于耗尽型晶体管的源极;源极,其耦合于第一电压节点;以及栅极,其耦合于控制节点。第二晶体管具有:漏极,其耦合于所述耗尽型晶体管的栅极;源极,其耦合于所述第一电压节点;以及栅极,其通过至少一个第一逻辑装置耦合于输入节点。第三晶体管具有:漏极,其耦合于所述耗尽型晶体管的栅极;源极,其耦合于第二电压节点;以及栅极,其通过至少一个第二逻辑装置耦合于所述输入节点。
  • 一种集成可调热敏电阻的自反馈线性恒流器-201210316186.2
  • 李泽宏;李长安;张仁辉;李巍;张金平;任敏;张波 - 电子科技大学
  • 2012-08-31 - 2012-12-19 - H01L27/098
  • 一种集成可调热敏电阻的自反馈线性恒流器,属于半导体功率器件技术领域。包括集成在一起的一个结型场效应晶体管JFET和一个可调热敏电阻,可调热敏电阻一端与JFET源极相连,另一端与JFET的栅极相连。该发明的核心为可调的热敏电阻,可调热敏电阻可以通过激光切割等方式得到满足输出电流大小要求的阻值,在同一批次中得到不同类型产品。热敏电阻为正温度系数,工作情况下,温度增加,电阻增大,降低输出电流,保护了所应用系统的可靠性。本发明具有集成度高、输出电流稳定、输电流大小可调节、温度特性好的优点,可应用于LED照明等领域。
  • 三端自反馈线性恒流器及其制备方法-201110373885.6
  • 李泽宏;唐文雄 - 深圳市芯威科技有限公司
  • 2011-11-22 - 2012-05-02 - H01L27/098
  • 本发明公开了一种三端自反馈线性恒流器及其制备方法,要解决的技术问题是高性价比及可靠驱动LED。本发明由场效应晶体、电阻和可调电阻构成,场效应晶体的源端同电阻的一端相连,场效应晶体的栅端连接到电阻的另一端,可调电阻与电阻并联。本发明的制备方法:制备外延层,离子注入与推结,离子注入,化学汽相淀积,多晶硅的淀积与刻蚀,刻蚀接触孔,金属的淀积与刻蚀。本发明与现有技术相比,在交流电压增加时仍保持恒流输出、达到LED阈值电压后LED导通无延迟、低电压时LED保持明亮,以及保持LED免受电压浪涌影响,在宽电压范围下可保持LED亮度恒定,且在高输入电压时保护LED,成本低,具有输出稳定的优点。
  • 半导体装置-200910178569.6
  • 相沢和也 - 三垦电气株式会社
  • 2009-09-29 - 2010-05-26 - H01L27/098
  • 本发明提供一种半导体装置,其所具有的起动电路具备出色的特性,且适于IC化。形成有在N型外延层(12)形成,并规定漏极区域(121)的P型元件分离区域(13)。在漏极区域(121)内形成基体区域(15),在基体区域(15)内形成N型源极区域(16)。在漏极区域(121)与源极区域(16)之间的沟道区域上配置栅电极(20),形成LDMOS。经由漏极区域(121)、作为栅极发挥功能的P型分离区域(13)和P型元件分离区域(13)基于对漏极区域(121)施加的电压而被反向偏置、使耗尽层延伸的沟道区域,配置JFET的源极引出层(23),形成JFET。
  • 互补型绝缘体上硅(SOI)结式场效应晶体管及其制造方法-200780031328.8
  • 阿首克·K·卡泊尔 - 帝斯曼方案公司
  • 2007-08-15 - 2009-08-12 - H01L27/098
  • 本发明公开了一种半导体器件,其包括在绝缘体上硅(SOI)晶片上制造的互补型结式场效应晶体管(JFET)。P型JFET包括由n型多晶硅形成的控制栅极(170),n型JFET包括由p型多晶硅形成的控制栅极(110)。互补型JFET可包括具有形成在沟道区下方的背栅极的四端子JFET。该背栅极可以经由在隔离结构中的切口区电连接到形成在沟道区上方的控制栅极。另外,互补型JFET可以在形成于硅锗(SiGe)层或硅锗碳(SiGeC)层等上面的应变硅上形成。
  • 点转换系统的极性切换结构-200810146921.3
  • 廖敏男 - 矽创电子股份有限公司
  • 2008-08-26 - 2009-03-18 - H01L27/098
  • 本发明是关于一种点转换系统的极性切换结构,其是由一第一晶体管与一第二晶体管皆设置于一P型井,一N型井设置于P型井内,并位于第一晶体管与第二晶体管之间,N型井包含一第三晶体管与一第四晶体管,其中,第三晶体管的一端耦接第一晶体管的一端,产生一第一输入端,第四晶体管的一端耦接第二晶体管的一端,产生一第二输入端,并且第一晶体管的另一端、第二晶体管的另一端、第三晶体管的另一端与第四晶体管的另一端相耦接,产生一输出端。如此,通过切换P型井与N型井的电压极性,以达到大范围的电压差输出的目的。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top