[发明专利]具有堆叠半导体管芯的半导体器件结构

说明书

本发明实施例提供了一种半导体器件结构，半导体器件结构包括第一半导体管芯和第二半导体管芯。半导体器件结构还包括位于第一半导体管芯和第二半导体管芯之间的钝化层，以及钝化层直接接合至第二半导体管芯的第二层间介电层。半导体器件结构还包括位于通穴中并且直接接合至第二半导体管芯的第二导电线的导电部件。半导体器件结构还包括位于导电部件和钝化层之间的第二阻挡层，第二阻挡层覆盖导电部件的侧壁和导电部件的靠近第一半导体管芯的表面。本发明实施例涉及具有堆叠半导体管芯的半导体器件结构。

技术领域

本发明实施例涉及具有堆叠半导体管芯的半导体器件结构。

背景技术

半导体器件用于诸如个人电脑、手机、数码相机和其它电子设备的各种电子应用中。半导体器件的制造包括：在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体层以及使用光刻和蚀刻工艺图案化各个材料层以在半导体衬底上形成电路组件和元件。

半导体工业通过最小部件尺寸的持续减小而不断改进各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成度，这允许更多组件集成到给定面积内。显著提高了输入/输出(I/O)连接件的数量。发展了占用更小面积和更小高度的更小的封装结构以封装半导体器件。例如，在尝试进一步增加电路密度的过程尝试中，已经研究了三维(3D)IC。

已经开发新的封装工艺以提高半导体器件的密度和功能。这些相对新型的半导体封装工艺面临制造挑战。

发明内容

根据本发明的一个实施例，提供了一种半导体器件结构，包括：第一半导体管芯，具有第一层间介电层和形成在所述第一层间介电层中的第一导电线；第二半导体管芯，具有第二层间介电层、形成在所述第二层间介电层中的第二导电线和位于所述第二导电线和所述第二层间介电层之间的第一阻挡层；钝化层，位于所述第一半导体管芯和所述第二半导体管芯之间，其中，所述钝化层直接接合至所述第二层间介电层；通穴，穿透所述钝化层；导电部件，位于所述通穴中，其中，所述导电部件直接接合至所述第二导电线；以及第二阻挡层，位于所述导电部件和所述钝化层之间，其中，所述第二阻挡层覆盖所述导电部件的侧壁和所述导电部件的相对于所述第二半导体管芯更靠近所述第一半导体管芯的表面。

根据本发明的另一实施例，还提供了一种半导体器件结构，包括：第一半导体管芯；第二半导体管芯，接合在所述第一半导体管芯上；衬底穿孔，穿透所述第二半导体管芯的半导体衬底；钝化层，位于所述第一半导体管芯和所述第二半导体管芯之间，其中，所述钝化层直接接合至所述第二半导体管芯的所述半导体衬底；通穴，穿透所述钝化层；以及导电部件，位于所述通穴中，其中，所述导电部件接合至所述衬底穿孔。

根据本发明的又一实施例，还提供了一种半导体器件结构，包括：第一半导体管芯，具有第一层间介电层、位于所述第一层间介电层中的第一导电线和位于所述第一层间介电层和所述第一导电线之间的第一阻挡层；第二半导体管芯，堆叠在所述第一半导体管芯上，所述第二半导体管芯具有第二层间介电层、位于所述第二层间介电层中的第二导电线和位于所述第二层间介电层和所述第二导电线之间的第二阻挡层；第三半导体管芯，堆叠在所述第二半导体管芯上；钝化层，位于所述第一半导体管芯和所述第二半导体管芯之间，其中，所述钝化层直接接合至所述第一层间介电层和所述第二层间介电层的一个；通穴，穿透所述钝化层；导电部件，位于所述通穴中，其中，所述导电部件直接接合至所述第一导电线和所述第二导电线的一个；以及第三阻挡层，位于所述导电部件和所述钝化层之间，其中，所述第三阻挡层覆盖所述导电部件的侧壁并且与所述第二导电线和所述第一导电线的一个直接接触。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。

图1A至图1E是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的截面图。