[发明专利]半导体封装

说明书

技术领域

本发明涉及一种封装，尤其涉及一种半导体封装。

背景技术

随着科技日新月异，集成电路(integrated circuits，IC)元件已广泛地应用于我们日常生活当中。一般而言，集成电路的生产主要分为三个阶段：硅晶圆的制造、集成电路的制作及集成电路的封装。

在目前的封装结构中，将小尺寸的芯片以覆晶的方式配置于大尺寸的芯片上是一种相当常见的封装型态。大尺寸的芯片上可以具有焊球接垫，之后通过配置焊球以将封装结构电性连接于线路板。一般来说，大小两芯片之间的接合处会填入底填胶以保护两芯片之间的导电凸块。然而，若位在大尺寸的芯片上的焊球接垫的位置太接近欲填入底填胶的位置时，在底填胶的填入工艺中有可能会发生底填胶外溢到焊球接垫上，而影响后续焊球的电性连接状态。即便先将焊球配置在焊球接垫上，底填胶也可能会外溢到焊球上，影响之后焊球与其他线路板的电性连接状态。

发明内容

本发明提供一种半导体封装，其可降低底填胶外溢到焊球接垫或焊球的机率。

本发明的一种半导体封装，包括第一芯片、绝缘保护层、多个第一导电凸块、第二芯片、多个第二导电凸块及底填胶。第一芯片包括第一主动面，其中第一主动面具有芯片接合区、多个位于芯片接合区内的第一内接点以及多个位于芯片接合区外的第一外接点。绝缘保护层配置于第一芯片的第一主动面上，这些第一内接点与这些第一外接点外露于绝缘保护层，绝缘保护层包括凹槽，其中这些第一内接点在绝缘保护层上的投影位于凹槽的范围内，这些第一外接点在绝缘保护层上的投影位于凹槽的范围外。这些第一导电凸块配置于这些第一外接点上。第二芯片覆置于(flip on)绝缘保护层的凹槽上且对应于芯片接合区处，且第二芯片具有多个第二接点。这些第二导电凸块位于凹槽内且位于这些第一内接点与这些第二接点之间，各第一内接点分别通过对应的第二导电凸块与对应的第二接点电性连接。底填胶位在绝缘保护层的凹槽与第二芯片之间，底填胶包覆这些第二导电凸块。

在本发明的一实施例中，上述的凹槽在第一主动面上的区域至少包括第二芯片投影至第一主动面上的区域。

在本发明的一实施例中，上述的凹槽的深度小于绝缘保护层的厚度。

在本发明的一实施例中，上述的凹槽的深度等于绝缘保护层的厚度。

在本发明的一实施例中，上述的第二芯片包括第二主动面及相对于第二主动面的背面，凹槽的深度小于第二芯片的背面至凹槽的底面之间的距离。

在本发明的一实施例中，上述的第一芯片的尺寸大于第二芯片的尺寸。

在本发明的一实施例中，上述的各第一导电凸块的高度大于各第二导电凸块的高度。

在本发明的一实施例中，上述的半导体封装还包括线路板，其中线路板与这些第一导电凸块电性连接，且第二芯片、这些第一导电凸块以及这些第二导电凸块位于线路板与第一芯片之间。

在本发明的一实施例中，上述的这些第一导电凸块或这些第二导电凸块为铜柱(Copper Pillar)。

在本发明的一实施例中，上述的这些第一导电凸块或这些第二导电凸块为铜柱上设置一层锡。

基于上述，本发明的半导体封装通过将绝缘保护层配置在第一芯片的第一主动面上，绝缘保护层上具有其尺寸介于第一芯片的第一内接点所围绕出的范围与第一外接点所围绕出的之间的凹槽，第二芯片覆置于绝缘保护层的凹槽上且通过位于凹槽内的第二导电凸块来与第一芯片电性连接。由于用来保护第二导电凸块的底填胶会填充于绝缘保护层的凹槽与第二芯片之间，底填胶的流动范围会被凹槽所限制。换句话说，本发明的半导体封装藉由绝缘保护层的凹槽来局限底填胶的流动范围，而降低底填胶外溢的机率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是依照本发明的一实施例的一种半导体封装的侧视示意图；

图2是图1的半导体封装隐藏线路板的俯视示意图；

图3是图1的半导体封装隐藏线路板的局部放大示意图。

附图标记：

D：深度；

H：距离；

L1、L2：长度；

T：厚度；

W1、W2：宽度；

100：半导体封装；

110：第一芯片；

112：第一主动面；

114：芯片接合区；

116：第一内接点；

118：第一外接点；

120：绝缘保护层；

122：凹槽；