[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，包括：提供基底，所述基底上具有栅极结构以及位于所述栅极结构侧壁上的侧墙，所述栅极结构两侧的基底内具有源漏掺杂区；在所述源漏掺杂区上形成氧化层；在所述氧化层上形成金属层；对所述金属层进行反应退火处理，使得所述金属层与所述源漏掺杂区的材料相互扩散且发生化学反应，在所述源漏掺杂区上形成金属接触层，所述金属接触层包括第一金属接触层、位于所述第一金属接触层上的金属含氧接触层、以及位于所述金属含氧接触层上的第二金属接触层。本发明减小了金属接触层与源漏掺杂区之间的接触电阻，从而降低所述半导体器件的寄生外接电阻，改善形成的半导体器件的电学性能。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件及其形成方法。

背景技术

随着半导体器件集成度不断增大，半导体器件相关的临界尺寸不断减小，相应的出现了很多问题，如器件漏源区的表面电阻和接触电阻相应增加，导致器件的响应速度降低，信号出现延迟。因此，低电阻率的互连结构成为制造高集成度半导体器件的一个关键要素。

为了降低器件漏源掺杂区的接触电阻，在所述源漏掺杂区上形成金属接触层，所述金属接触层的材料为金属硅化物。所述金属硅化物具有较低的电阻率，可以显著减小漏源极的接触电阻。金属硅化物和自对准金属硅化物及形成工艺已被广泛地用于降低器件源极和漏极的表面电阻和接触电阻，从而降低电阻电容延迟时间。

然而，现有技术形成的半导体器件的电学性能仍有待提高。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，改善形成的半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底上具有栅极结构以及位于所述栅极结构侧壁上的侧墙，所述栅极结构两侧的基底内具有源漏掺杂区；在所述源漏掺杂区上形成氧化层；在所述氧化层上形成金属层；对所述金属层进行反应退火处理，使得所述金属层与所述源漏掺杂区的材料相互扩散且发生化学反应，在所述源漏掺杂区上形成金属接触层，所述金属接触层包括第一金属接触层、位于所述第一金属接触层上的金属含氧接触层、以及位于所述金属含氧接触层上的第二金属接触层。

可选的，形成所述氧化层的方法包括：对所述源漏掺杂区进行氧化处理，形成所述氧化层。

可选的，采用化学溶液浸润的方法，进行所述氧化处理。

可选的，所述氧化处理的工艺参数包括：采用硫酸和双氧水的混合溶液对所述源漏掺杂区进行浸润处理，硫酸和双氧水的体积比为1:1～1:5，混合溶液温度为120℃～180℃。

可选的，所述氧化处理的工艺参数包括：采用氨水和双氧水的混合溶液对所述源漏掺杂区进行浸润处理，氨水和双氧水的体积比为1:4～1:15，混合溶液温度为25℃～45℃。

可选的，所述氧化层的材料为氧化硅；所述氧化层的厚度为5埃～30埃。

可选的，所述金属层的材料为钛。

可选的，所述第一金属接触层的材料为硅化钛；所述金属含氧接触层的材料为硅氧化钛；所述第二金属接触层的材料为硅化钛。

可选的，在形成所述氧化层之前，还包括：在所述栅极结构露出的基底上以及栅极结构顶部上形成介质层；刻蚀所述介质层形成贯穿所述介质层的通孔，所述通孔底部露出源漏掺杂区部分表面或者全部表面；在形成所述氧化层的工艺步骤中，在所述通孔底部暴露出的源漏掺杂区上形成所述氧化层。

可选的，在形成所述金属层的工艺步骤中，还在所述通孔侧壁以及介质层顶部形成所述金属层；形成的所述金属接触层位于所述通孔露出的源漏掺杂区上。

可选的，在形成所述通孔之后，还包括：形成填充满所述通孔的导电插塞，所述导电插塞与所述金属接触层电连接。