[发明专利]半导体结构

说明书

技术领域

本发明涉及一种半导体结构，且特别是涉及一种具有多层堆叠电容结构的半导体结构。

背景技术

一般来说，现今的半导体结构可达到具有大约7～10fF/μm²的电容密度(capacitance density)。然而，随着半导体产业的发展，对于半导体的电容密度的要求逐渐增加，希望能够达到至少16fF/μm²的电容密度。

受限于制作工艺机台与成本等因素，同时需兼顾半导体的尺寸朝向轻薄短小的趋势，发展出一种堆叠式的电容结构，以在现有的制作工艺中制造出具有更高电容密度的半导体结构。

发明内容

本发明的目的在于提供一种半导体结构，通过简单的制造程序完成的多层堆叠电容结构，能有效增加半导体的电容密度。

为达上述目的，根据本发明的一方面，提出一种半导体结构，包括一堆叠电容结构。堆叠电容结构包括一第一内金属层、一第一绝缘层、一第二内金属层、一第二绝缘层以及一第三内金属层。第一内金属层包括一第一衬垫区邻近第一内金属层的一边缘，第一衬垫区具有多个衬垫。第一绝缘层设置于第一内金属层上且暴露第一衬垫区。第二内金属层设置于第一绝缘层上，第二内金属层包括一第二衬垫区邻近第二内金属层的一边缘，第二衬垫区具有多个衬垫。第二绝缘层设置于第二内金属层上且暴露第二衬垫区。第三内金属层覆盖第二内金属层，第三内金属层包括至少一第一狭缝区，第一狭缝区对应于第二衬垫区，使第二衬垫区上的衬垫裸露。

根据本发明的另一方面，提出一种半导体结构，包括一堆叠电容结构。堆叠电容结构包括一第一内金属层、一第一绝缘层、一第二内金属层、一第二绝缘层、一第三内金属层、一第三绝缘层以及一第四内金属层。第一内金属层包括一第一衬垫区邻近第一内金属层的一边缘，第一衬垫区具有多个衬垫。第一绝缘层设置于第一内金属层上且暴露第一衬垫区。第二内金属层设置于第一绝缘层上，第二内金属层包括一第二衬垫区邻近第二内金属层的一边缘，第二衬垫区具有多个衬垫。第二绝缘层设置于第二内金属层上且暴露第二衬垫区。第三内金属层，设置于第二绝缘层上，第三内金属层包括一第三衬垫区与至少一第一狭缝区，第三衬垫区邻近第三内金属层的一边缘，第一狭缝区对应于第一衬垫区或第二衬垫区，使第一衬垫区或第二衬垫区上的衬垫裸露。第三绝缘层设置于第三内金属层上且暴露第三衬垫区。第四内金属层设置于第三绝缘层上。

为让本发明的上述内容能更明显易懂，下文特举实施例，并配合所附的附图，作详细说明如下：

附图说明

图1为本发明一实施例的半导体结构的局部剖面示意图；

图2为本发明一实施例的半导体结构的局部剖面示意图；

图3A为本发明一实施例的半导体结构的局部剖面(X-Z平面)示意图；

图3B为本发明一实施例的半导体结构的俯视(X-Y平面)透视图；

图3C为本发明另一实施例的半导体结构的俯视(X-Y平面)透视图；

图4A为本发明一实施例的半导体结构的局部剖面(X-Z平面)示意图；

图4B为本发明一实施例的半导体结构的俯视(X-Y平面)透视图；

图4C～图4E为本发明其他实施例的半导体结构的俯视(X-Y平面)透视图；

主要元件符号说明

100、200、300、301、400、401、402、403：半导体结构

10、20、30、40：堆叠电容结构

11、21、31、41：第一内金属层

12、22、32、42：第二内金属层

13、23、33、43：第三内金属层

24、42：第四内金属层

71：第一绝缘层

72：第二绝缘层

73：第三绝缘层

81：第一介电结构

82：第二介电结构

311、321、331、411、421、431、441：衬垫

332、432：第一狭缝区

322、442：第二狭缝区

422：第三狭缝区

E1、E2：平面

H2：第二灌孔的高度

H3：第三灌孔的高度

L2：第二内金属层的宽度

L3：第三内金属层的宽度

M1：第一外金属层

M2：第二外金属层

V1：第一灌孔

V2：第二灌孔

V3：第三灌孔

V4：第四灌孔