专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果13个,建议您升级VIP下载更多相关专利
  • [发明专利]高电子迁移率晶体管-CN202210409609.9在审
  • 周志飚 - 联华电子股份有限公司
  • 2022-04-19 - 2023-10-27 - H01L29/06
  • 本发明公开一种高电子迁移率晶体管(high electron mobility transistor,HEMT),其主要包含第一掺杂层设于基底内、一平台隔离(mesa isolation)设于基底上、一栅极电极设于平台隔离上、一源极电极与一漏极电极设于栅极电极两侧、一保护层设于平台隔离上并环绕源极电极与漏极电极、第一金属导线连接源极电极与第一掺杂层以及第二金属导线连接漏极电极与第一掺杂层。
  • 电子迁移率晶体管
  • [发明专利]半导体元件制造方法及其制得的半导体元件-CN201810968332.7有效
  • 周志飚 - 联华电子股份有限公司
  • 2018-08-23 - 2023-07-11 - H01L21/768
  • 本发明公开一种半导体元件制造方法及其制得的半导体元件,制造方法包括:提供一种结构,包括一第一停止层形成于一基板上方、一第一介电层形成于第一停止层上方、一第二停止层形成于第一介电层上方、及导线形成于第一介电层中且相互分隔开来;形成一第一暂置层于第二停止层上;图案化前述第一暂置层以形成一第一图案化暂置层;形成一第二暂置层于第一图案化暂置层上而形成一第一沟槽;回蚀第二暂置层和第一图案化暂置层,以形成一第二沟槽,其中第二沟槽自对准于第一沟槽,第二沟槽向下延伸至第一介电层,且在第二停止层处形成一开口。
  • 半导体元件制造方法及其
  • [发明专利]影像感测器像素结构-CN201510453692.X有效
  • 周志飚;吴少慧;古其发;林震宾;吴俊元;许家福 - 联华电子股份有限公司
  • 2015-07-29 - 2020-05-12 - H01L27/146
  • 本发明公开一种影像感测器像素结构,其为背照式影像感测器像素结构,包含有一基底、一形成于该基底内的感光元件、二个氧化物半导体场效晶体管(oxide‑semiconductor field effect transistor,OS FET)元件、以及一电容。该基底包含有一正面与一背面,而该感光元件即用以接收一穿过该基底的该背面的入射光。该二个OS FET元件设置于该基底的该正面上,且直接设置于该感光元件上。该电容设置于该基底的该正面上,且直接设置于该感光元件与该二个OS FET元件上。该二个OS FET元件与该感光元件重叠,而该电容与该感光元件以及该二个OS FET元件重叠。
  • 影像感测器像素结构
  • [发明专利]集成电路及形成集成电路的方法-CN201410235335.1有效
  • 周志飚;吴少慧;古其发 - 联华电子股份有限公司
  • 2014-05-29 - 2018-12-18 - H01L23/522
  • 本发明公开一种集成电路及形成集成电路的方法。该集成电路包含一电容以及一无感电阻。一基底具有一电容区以及一电阻区。一图案化堆叠结构由下至上具有一底导电层、一绝缘层以及一顶导电层,夹置于依序设置于基底上的一第一介电层以及一第二介电层之间。一第一金属插塞以及一第二金属插塞分别接触电容区的顶导电层以及底导电层,因而使在电容区中的图案化堆叠结构构成电容。一第三金属插塞以及一第四金属插塞分别接触电阻区的底导电层以及顶导电层,且一第五金属插塞同时接触电阻区的底导电层以及顶导电层,因而使在电阻区中的图案化堆叠结构构成无感电阻。
  • 集成电路形成方法
  • [发明专利]半导体结构-CN201410247121.6有效
  • 周志飚;吴少慧;古其发 - 联华电子股份有限公司
  • 2014-06-05 - 2018-03-23 - H01L23/64
  • 本发明公开一种半导体结构,包括一堆叠电容结构。堆叠电容结构包括一第一内金属层、一第一绝缘层、一第二内金属层、一第二绝缘层及一第三内金属层。第一内金属层包括一第一衬垫区邻近第一内金属层的一边缘。第一绝缘层设置于第一内金属层上且暴露第一衬垫区。第二内金属层设置于第一绝缘层上,第二内金属层包括一第二衬垫区邻近第二内金属层的一边缘。第二绝缘层设置于第二内金属层上且暴露第二衬垫区。第一衬垫区与第二衬垫区具有多个衬垫。第三内金属层覆盖第二内金属层,且包括至少一第一狭缝区。第一狭缝区对应于第二衬垫区,使第二衬垫区上的衬垫裸露。
  • 半导体结构
  • [发明专利]模板法制备磁性粉末的方法-CN200510086823.1无效
  • 郭志猛;周志飚;毛卫民;冯惠平 - 北京科技大学
  • 2005-11-10 - 2006-05-17 - H01F41/02
  • 本发明涉及一种模板法制备磁性粉末的方法,属于磁性粉末制备技术领域。采用乳液聚合法制备聚苯乙烯微球,并对其进行表面改性,使微球表面由亲油变为亲水,并以此作为磁性粉末生长的模板;取上述模板分散到金属盐溶液中,在强烈搅拌或超声处理中加入NaOH或KOH形成沉淀;将上述体系加热到一定温度后,加入适当的还原剂,使金属或其合金在模板上原位生成,经过清洗、干燥得磁性粉末。本发明的优点在于:操作相对简单、生产效率高,所制备的磁性粉末纯度高、密度较低,可用于雷达吸波和电磁屏蔽领域。
  • 模板法制磁性粉末方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top