[发明专利]具有顶侧绝缘层的半导体封装

说明书

技术领域

本申请涉及半导体封装，特别是用于高功率应用的封装。

背景技术

诸如MOSFET（金属氧化物半导体场效应晶体管）的分立功率半导体在高电压下工作，并且能够以热方式生成显著的损耗。结果，容纳功率半导体的封装要求致冷，并且必须符合工业安全与隔离规范，诸如有关半导体封装的UL标准所要求的那些。为了确保正常工作，满足安全性和隔离要求，应当通过诸如热沉的部件提供充分的致冷，并且封装应当满足在可能发生在封装引线处的高电压和提供在热沉、封装安装机构和/或封装被安装到的结构处的低压或地电位之间的最小爬电距离（creepage distance）、间隙距离以及隔离距离的要求。

发明内容

根据半导体封装的实施例，该封装包括：基座；附接至基座的管芯；引线；将引线电连接到管芯的连接器；模塑封料，其密封管芯、连接器、基座的至少一部分以及引线的一部分，以使得引线从模塑封料朝外延伸。半导体封装进一步包括电绝缘层，电绝缘层是与模塑封料分开的并且被附接至模塑封料在连接器上方的表面。电绝缘层具有固定的、被定义的厚度，以使得封装在连接器的顶端与电绝缘层的背对连接器的表面之间具有被保证的最小间隔。

根据半导体器件组件的实施例，该组件包括衬底和半导体封装。封装包括：基座、附接至基座的管芯、引线、将引线电连接到管芯的连接器；模塑封料，其密封管芯、连接器、基座的至少一部分以及引线的一部分，以使得引线从模塑封料朝外延伸。封装包括电绝缘层，电绝缘层是与模塑封料分开的并且被附接至模塑封料在连接器上方的表面。该半导体器件组件进一步包括夹片，该夹片抵接电绝缘层进行挤压，以在夹片与衬底卡合时迫使封装抵接衬底。电绝缘层具有固定的、被定义的厚度，以使得半导体器件组件在连接器的顶端与夹片抵接电绝缘层进行挤压的位置之间具有被保证的最小间隔。

根据制造半导体封装的方法的实施例，该方法包括提供半导体封装，所述半导体封装包括：基座；附接至基座的管芯；引线；将引线电连接到管芯的连接器；模塑封料，其密封管芯、连接器、基座的至少一部分以及引线的一部分，以使得引线从模塑封料朝外延伸；以及将电绝缘层附接至模塑封料在连接器上方的表面，电绝缘层具有固定的、被定义的厚度，以使得封装在连接器的顶端与电绝缘层的背对连接器的表面之间具有被保证的最小间隔。

当阅读下面的详细描述并且查看随附的附图时本领域的技术人员将认识到附加的特征和优点。

附图说明

附图中的元件不必须是相对于彼此成比例的。同样的参考编号指明相对应的相似部分。除非各种所图解的实施例的特征彼此排斥，否则能够将它们进行组合。在附图中描绘了实施例，并且在随后的描述中详细说明实施例。

图1图解半导体封装的截面侧视图。

图2图解图1的半导体封装的一部分的放大的截面侧视图。

图3图解半导体器件组件的透视图。

图4A-4C图解制造半导体封装的方法。

具体实施方式

参照图1和图2，图1图解半导体封装10的实施例的截面侧视图，并且图2图解图1中图解的封装10的一部分的放大的截面侧视图。图2中图解的封装10的局部视图由在图1中被标记为34虚线轮廓表示。

在所图解的实施例中，封装10是TO-220类型的封装。在其它实施例中，封装10可以是其它适合类型的直插封装（through hole）或表面安装封装，这些封装包括但不限制于晶体管外形（TO）封装、双列直插封装（DIP）、小外形封装（SO/SOP）和小外形晶体管（SOT）封装。在所图解的实施例中，封装10包括基座12和管芯14。在一个实施例中，管芯14是金属氧化物半导体场效应晶体管（MOSFET）。在另一实施例中，管芯14是绝缘栅双极晶体管（IGBT）。在又一实施例中，管芯14可以是其它适合类型的功率器件，例如，诸如二极管。使用诸如焊料或者胶的适合的导电粘合剂16将管芯14附接至基座12。经由诸如接合线、条带等的电连接器20，将管芯14电耦接至封装10的引线18。模塑封料22将管芯14、连接器20、基座12的至少一部分以及引线18的一部分（如在24处指示的那样）密封在模塑封料22的内部。尽管图1中所示的基座12完全由模塑封料22密封，但是图3图解了其中基座12仅部分地被模塑封料22密封的封装10的实施例。在一个实施例中，模塑封料22是环氧树脂材料。在其它实施例中，模塑封料22可以是其它适合类型的材料。