[发明专利]堆迭式半导体结构及其制造方法

说明书

技术领域

本发明是有关于一种堆迭式半导体结构及其制造方法，且特别是有关于一种具有表面黏贴元件的堆迭式半导体结构及其制造方法。

背景技术

随着科技发展，业界对半导体结构的功能及尺寸的需求愈来愈多，导致半导体结构的尺寸愈来愈小，而功能却愈来愈多。基于功能需求愈来愈多，半导体结构通常包含多个芯片及多个被动元件。

传统半导体结构将被动元件设于基板外，因此导致半导体结构的面积增大。因此，如何配置被动元件以缩小半导体结构尺寸为业界努力目标之一。

发明内容

本发明有关于一种堆迭式半导体结构及其制造方法，一实施例中，表面黏贴元件位于二基板之间，如此可缩小半导体结构横向尺寸。

根据本发明，提出一种堆迭式半导体结构。堆迭式半导体结构包括一第一基板、一第二基板、一第一半导体芯片、一第二半导体芯片、一第一表面黏贴元件及一封装体。第一基板具有一上表面。第二基板具有一下表面。第一半导体芯片设于第一基板的上表面上。第二半导体芯片设于第二基板的下表面上。第一表面黏贴元件设于第一基板的上表面与第二基板的下表面之间并电性连接第一基板与第二基板。封装体包覆第一基板的上表面、第二基板的下表面、第一半导体芯片、第二半导体芯片与第一表面黏贴元件。

根据本发明，提出一种堆迭式半导体结构的制造方法。制造方法包括以下步骤。提供一第一基板；设置一第一半导体芯片于第一基板的一上表面；提供一第二基板，其中第二基板的下表面设有一第二半导体芯片；以一第一表面黏贴元件连接第一基板的上表面与一第二基板的一下表面之间以电性连接第一基板与第二基板；以及，形成一封装体包覆第一基板的部分上表面、第二基板的部分下表面、第一半导体芯片、第二半导体芯片与第一表面黏贴元件。

为让本发明的上述内容能更明显易懂，下文特举实施例，并配合附图，作详细说明如下：

附图说明

图1A绘示依照本发明一实施例的堆迭式半导体结构的剖视图。

图1B绘示图1A的俯视图。

图2绘示依照本发明另一实施例的堆迭式半导体结构的俯视图。

图3绘示依照本发明另一实施例的堆迭式半导体结构的俯视图。

图4绘示依照本发明另一实施例的堆迭式半导体结构的剖视图。

图5绘示依照本发明另一实施例的堆迭式半导体结构的剖视图。

图6绘示依照本发明另一实施例的堆迭式半导体结构的剖视图。

图7绘示依照本发明另一实施例的堆迭式半导体结构的剖视图。

图8绘示依照本发明另一实施例的堆迭式半导体结构的剖视图。

图9绘示依照本发明另一实施例的堆迭式半导体结构的剖视图。

图10A至10G绘示图1A的堆迭式半导体结构的制造过程图。

图11A至11E绘示图4的堆迭式半导体结构的制造过程图。

图12A至12C绘示图7的堆迭式半导体结构的制造过程图。

主要元件符号说明：

100、200、300、400、500、600、700：堆迭式半导体结构

110、510、610：第一基板

111：第一基材

111b、131b、132b：下表面

111s、131s、151s、152s、515s、535s：外侧面

111u、112u、131u：上表面

112：第一线路层

113：第二线路层

114、114’、114”：第一导电孔

120：第一半导体芯片

125：焊线

126：天线

130、530、630：第二基板

131：第二基材

132：第三线路层

133：第四线路层

134：第二导电孔

140：第二半导体芯片

150：封装体

151：第一封装体

152：第二封装体

160、161、161’、162、163、164、165’、165”、165”’：第一表面黏贴元件

160a、161a、162a、163a、164a、165a、170a：第一接点

160b、161b、162b、163b、164b、165b、170b：第二接点

170：第二表面黏贴元件

175：焊料

190：载板

515：第一接地件