[发明专利]半导体芯片及半导体封装体

说明书

技术领域

本发明涉及半导体封装体，更具体涉及通过改变背侧凸块的形状而提高可靠性的半导体芯片、具有该半导体芯片的半导体封装体、以及使用该半导体封装体的堆叠半导体封装体。

背景技术

封装技术的趋势朝向减少整体尺寸与实现高容量的半导体封装体发展。尤其，尽管高容量可通过实现高度集成的半导体装置而实现，但是要实现高度集成的半导体装置并不容易且具有其本身的限制。因此，通过在一个封装体中安装至少两个半导体芯片而实现高容量。

在通过安装至少二个半导体芯片而实现的堆叠半导体封装体中，通常通过金属布线将信号传送至各个堆叠的半导体芯片。然而，在使用金属布线而实现的堆叠半导体封装体的情况下，引起的缺点在于，驱动速度由于信号传输长度长而变慢；整体尺寸由于需要额外的区域用于引线接合而增加。

在此情况下，在近来发展的堆叠半导体封装体中，贯穿电极用于电性连接基板和堆叠的半导体芯片。采用贯穿电极的堆叠半导体封装体具有这样的结构，其中贯穿电极形成在各个要堆叠的半导体芯片中，形成有贯穿电极的半导体芯片通过相互连接贯穿电极而彼此物理和电性连接并且与基板物理和电性连接。

为了使贯穿电极相互连接，凸块通常形成于贯穿电极的两端。当经由接合凸块而堆叠半导体芯片时，非导电胶（NCP）或非导电膜（NCF）插设于半导体芯片之间。

这里，为了实现高容量堆叠，需要减少半导体芯片之间的间隙。为了减少半导体芯片之间的间隙，应减少凸块的高度。然而，如果减少了凸块高度，由于底层的几何形状会出现凸块凹陷，由于这样的事实，当使半导体芯片彼此接合时，NCP或NCF易于陷入凹陷中，由此半导体芯片之间的接合强度可能劣化从而可能导致失效。具体地，尽管在贯穿电极前端上的凸块（以下称作“前侧凸块”）上典型地不会有凹陷，由于前侧凸块通过焊接形成，但却难以从贯穿电极的后端上的凸块（以下称作“背侧凸块”）移除凹陷。

发明内容

本发明的实施例涉及半导体芯片，可通过改变背侧凸块的结构而防止凸块凹陷现象的发生。

而且，本发明的实施例涉及具有半导体芯片的半导体封装体。

此外，本发明的实施例涉及堆叠半导体封装体，其可通过改变背侧凸块的结构而防止凸块凹陷，同时减少凸块所占据的空间，由此防止可靠性劣化。

在本发明的一个实施例中，半导体芯片包括形成在焊垫上方作为连接至外部电路的连接构件的凸块，凸块包括：埋入图案，形成于焊垫的一部分上方；以及导电图案，形成在埋入图案和焊垫的其余部分上方且具有凸起的截面形状。

半导体芯片还包括绝缘图案，以暴露焊垫的方式形成于半导体芯片上方。

埋入图案可设置于焊垫的中间部分上方。

半导体芯片还可包括设置于焊垫和埋入图案以及焊垫和导电图案之间的籽晶金属。

埋入图案可由与籽晶金属相同类型的金属形成。

导电图案可包括通过使用籽晶金属和埋入图案作为籽晶而生长的电镀层。

半导体芯片还可包括设置于焊垫和导电图案之间以及埋入图案和导电图案之间的籽晶金属。

埋入图案可由电介质物质形成。

导电图案可包括通过使用籽晶金属作为籽晶而生长的电镀层。

焊垫可包括接合焊垫或重分配焊垫。

在本发明的另一实施例中，半导体封装体包括：具有前表面和背表面的半导体芯片；贯穿电极，在半导体芯片中形成为穿过前表面和背表面，并具有设置于前表面上的第一端和设置于背表面上的第二端；以及背侧凸块，形成于贯穿电极的第二端上方，包括形成在贯穿电极的第二端的一部分上方的埋入图案和形成在埋入图案和贯穿电极的第二端的其余部分上方的导电图案，并且具有凸起的截面形状。

半导体封装体还可包括绝缘图案，以暴露贯穿电极的第二端的方式形成于半导体芯片的背表面上方。

半导体封装体还可包括形成在贯穿电极的第一端上方的前侧凸块。

半导体封装体还可包括形成在贯穿电极的第一端上方的前侧凸块。

埋入图案可设置于贯穿电极的暴露的第二端的中间部分上方。

背侧凸块还可包括设置于贯穿电极的第二端和埋入图案之间以及贯穿电极的第二端和导电图案之间的籽晶金属。

埋入图案可由与籽晶金属相同类型的金属形成。

导电图案可包括通过使用籽晶金属和埋入图案作为籽晶而生长的电镀层。

半导体封装体还可包括设置于贯穿电极的第二端和导电图案之间以及埋入图案和导电图案之间的籽晶金属。

埋入图案可由电介质物质形成。