[发明专利]多芯片扇出型封装及其形成方法

说明书

本申请要求以下临时提交的美国专利申请：2012年1月23日提交的标题为“Multi-Chip Fan Out process and Structure”的专利序列第61/589,586号，其内容并入本文作为参考。

技术领域

本发明总的来说涉及半导体领域，更具体地，涉及多芯片扇出型封装及其形成方法。

背景技术

随着半导体技术的不断进步，半导体芯片/管芯变得越来越小。与此同时，更多的功能需要集成到半导体管芯中。因此，半导体管芯需要将越来越多的I/O焊盘封装进更小的面积中，并且I/O焊盘的密度会随着时间推移迅速增加。结果，半导体的封装变得越来越难，这对封装的产量产生不利地影响。

传统的封装技术可以分为两类。在第一类中，晶圆上的管芯在它们被切割之前进行封装。这种封装技术具有一些有利的特征，诸如大产量和低成本。此外，需要较少的底部填充物或模塑料。然而，这种封装技术也具有缺陷。如上所述，管芯的尺寸变得越来越小，而且对应的封装只能是扇入型封装，其中，每个管芯的I/O焊盘都限于直接位于对应管芯表面上方的区域。由于管芯的受限面积，I/O焊盘的数量由于I/O焊盘的间距限制而受到限制。如果焊盘的间距减小，则可能出现焊桥。此外，在要求固定焊球大小的情况下，焊球必须具有一定的尺寸，这又限制了可封装在管芯表面上的焊球的数量。

在另一种封装中，管芯在封装之前从晶圆中切割，而且只有“合格管芯”被封装。这种封装技术的有利特征在于形成扇出型封装的可能性，意味着管芯上的I/O焊盘可以被重新分布大于管芯的面积，因此可以增加封装在管芯表面上的I/O焊盘的数量。

发明内容

根据本发明的一个方面，提供了一种器件，包括：管芯，包括位于管芯的顶面的导电焊盘；柱状凸块，位于导电焊盘上方并与导电焊盘连接；再分布线，位于柱状凸块上方并与柱状凸块连接；以及电连接件，位于再分布线上方并与再分布线电耦合。

优选地，该器件进一步包括围绕管芯并与管芯的侧壁接触的聚合物，聚合物的底面基本上与管芯的底面平齐。

优选地，再分布线延伸到管芯的边缘外以与聚合物重叠。

优选地，该器件进一步包括：位于管芯中的半导体衬底；以及介电层，柱状凸块位于介电层中，介电层和聚合物包括不同的材料，并且介电层的边缘与半导体衬底的对应边缘对准。

优选地，聚合物包括与管芯重叠的部分，并且聚合物的该部分围绕并接触柱状凸块。

优选地，聚合物的顶面与柱状凸块的顶面平齐。

优选地，柱状凸块是具有非垂直侧壁的引线结合柱状凸块。

根据本发明的另一方面，提供了一种器件，包括：第一管芯，包括半导体衬底和位于第一管芯的顶面的第一导电焊盘；第一柱状凸块，位于所第一导电焊盘上方并与第一导电焊盘连接；聚合物，围绕第一管芯并与第一管芯的侧壁接触，其中，聚合物的底面基本上与半导体衬底的底面平齐，并且聚合物的顶面基本上与第一柱状凸块的顶面平齐；以及第一再分布线，位于第一柱状凸块上方并与第一柱状凸块连接。

优选地，该器件进一步包括与第一管芯重叠的介电层，第一柱状凸块位于介电层中，介电层和聚合物包括不同的材料，并且介电层的边缘与半导体衬底的对应边缘对准。

优选地，该器件进一步包括：被聚合物围绕的第二管芯，第二管芯包括第二衬底和位于第二管芯的顶面的第二导电焊盘；以及第二柱状凸块，位于第二导电焊盘上方并与第二导电焊盘连接，聚合物包括与第二管芯重叠的部分，并且聚合物的该部分围绕并接触第二柱状凸块。

优选地，聚合物的顶面基本上与第二柱状凸块的顶面平齐。

优选地，聚合物包括设置在第一管芯与第二管芯之间的空间中的部分，并且第一再分布线与聚合物的该部分重叠。

优选地，介电层包含聚酰亚胺。

优选地，第一柱状凸块是具有非垂直侧壁的引线结合柱状凸块。

根据本发明的又一方面，提供了一种方法，包括：将管芯放置在载具上方，管芯包括衬底、位于衬底上方的导电焊盘和位于导电焊盘上方并与导电焊盘电连接的柱状凸块；涂覆聚合物以覆盖管芯，其中聚合物围绕管芯；去除聚合物与管芯重叠的部分以露出柱状凸块；以及在柱状凸块的上方形成再分布线，其中再分布线通过柱状凸块电连接至导电焊盘。

优选地，该方法进一步包括：在载具上放置管芯之前，在载具上形成粘合剂层。

优选地，该方法进一步包括：在管芯上方形成介电层，至少柱状凸块的下部位于介电层中。