[发明专利]半导体封装用导线架条及其模具与封胶方法

说明书

技术领域

本发明是有关于一种导线架条及其模具与封胶方法，特别是有关于一种半导体封装用导线架条及其模具与封胶方法。

背景技术

随着资讯传输容量越来越高，对资讯传输的速度要求也大幅提高，同时在多功能携带型电子产品的驱动下，半导体制程发展无可避免地朝向高容量，高密度化、高频、低耗能等多高能整合方向，而亦使半导体封装朝向I/O线多、高散热及封装尺寸缩小化发展，其中，半导体封装技术主要在于，防止晶片受到外界温度，湿气的影响，以及杂尘的污染，并提供晶片与外部电路之间电性连接，一般封装型态如四方平面封装(QFP)、四方平面无外引脚封装(QFN)、小型化封装(SOP)等。

封装过程中，在分离各个外引脚之前，需先切断连接在所述外引脚之间的阻胶支撑条(dam bar)，由于切断阻胶支撑条的工序是利用裁切机具进行裁切，但对于半导体封装的高精度需求，裁切所述阻胶支撑条难免会产生误差，造成连接两条相邻的外引脚的阻胶支撑条被裁切过多产生凹陷而容易断裂，或者阻胶支撑条裁切过少而使两条相邻的外引脚的距离过近而导致短路失效。此外，裁切阻胶支撑条是利用高精密裁切机具(trim tooling)进行加工工序，由于所述高精密裁切机具的维护费用高，因而相对使半导体封装的工序成本无法显着降低。

故，有必要提供一种半导体封装用导线架条，以解决现有技术所存在的问题。

发明内容

有鉴于此，本发明提供一种半导体封装用导线架条，以解决现有技术引脚容易断裂或短路问题。

本发明的主要目的在于提供一种半导体封装用导线架条，其可以通过所述齿凸块的设计，使所述引脚能对应放置在所述齿槽中，因而不需要设置阻胶支撑条，不仅减少所述引脚因裁切过多产生凹陷而容易断裂或裁切过少而导致短路的风险。而且可以缩短引脚间的距离而设置更多所述引脚，达到高密度封装的作用。

本发明的次要目的在于提供一种半导体封装用导线架条，其可以通过所述齿凸块的设计，将所述引脚间距缩减到至小于或等于引脚宽度。

为达成本发明的前述目的，本发明一实施例提供一种半导体封装用导线架条，其中所述半导体封装用导线架条包含一外框、数条连结支架及数个导线架单元，所述连结支架交错排列在所述外框的范围内，所述导线架单元排列在所述连结支架定义的空间内，每一导线架单元包含数个相互独立且间隔排列的引脚，每一引脚包含一内引脚部及一外引脚部，所述内引脚部位于一封装胶材形成区域以内，所述外引脚部位于所述封装胶材形成区域以外，所述外引脚部自所述内引脚部向外延伸且连结于所述连结支架，其中至少一所述外引脚部的一长边为一平直边。

再者，本发明另一实施例提供一种半导体封装用导线架条的模具，其中所述半导体封装用导线架条的模具包含一第一模具单元及一第二模具单元，所述第一模具单元包含一第一压合面及一模穴，所述模穴自所述第一压合面凹陷，所述第二模具单元包含一基座及一组合座，所述组合座可活动地组合在所述基座的一组装孔内，所述组合座包含一本体及数个压制块，每一所述压制块具有一压制壁、数个齿凸块及数个齿槽，所述本体与所述模穴相对且位于所述基座的组装孔内，所述压制壁环设在所述本体的周围且位于所述基座的组装孔内，所述齿凸块自所述压制壁一端突出至所述基座的一第二压合面外，且用以靠附在所述第一压合面上，所述齿槽分别供一导线架单元的数个引脚放置，每一齿槽形成在两齿凸块之间。

另外，本发明又一实施例提供一种半导体封装用导线架条的封胶方法，其中所述封胶方法包含：将数个芯片设置在一导线架条的数个导线架单元上，其中每一导线架单元具有数个间隔排列的引脚，每一引脚包含一内引脚部及一外引脚部；以数个导电元件电性连接所述内引脚部及芯片；将所述导线架单元放置于一第一模具单元及一第二模具单元之间，其中所述第一模具单元包含一第一压合面及一模穴，所述模穴自所述第一压合面凹陷，所述第二模具单元与第一模具单元相配合，且包含一基座及一组合座，所述组合座可活动地组合在所述基座的一组装孔内，且所述组合座包含：一本体，与所述模穴相对且位于所述基座的组装孔内；数个压制块，每一所述压制块具有一压制壁、数个齿凸块及数个齿槽，所述压制壁环设在所述本体周围，所述齿凸块自所述压制壁一端向外延伸而突出至所述基座的一第二压合面外，所述齿槽用以供所述外引脚部放置，每一齿槽形成在两齿凸块之间；填充一胶体至所述模穴内以包覆所述芯片及内引脚部，其中所述外引脚部显露在所述胶体外；及移除所述第一及第二模具单元。