[发明专利]半导体元件及其制造方法

说明书

技术领域

本发明关于一种半导体封装，特别的是，关于使用硅穿孔(Through silicon Via，TSV)技术的三维(3D)半导体封装。

背景技术

已知堆迭式半导体元件的制造方法中，导电孔道(Conductive Vias)先形成于一半导体晶圆内。接着，该导电孔道显露于该半导体晶圆的上下二表面。然后，一介电层及一金属层依序形成于该半导体晶圆的上表面或下表面。然而，如果该介电层及该金属层已经形成于该半导体晶圆上，此方法则不适用。

发明内容

本揭露的一方面关于一种半导体元件。在一实施例中，该半导体元件包括一基板，其内具有至少一导电孔道，该至少一导电孔道包含一互连金属及一绝缘层，该绝缘层环绕该互连金属；一介电层，位于该基板的一第一表面，且覆盖该绝缘层的一上表面的至少一部份；及一金属层，邻近于该介电层，且电性连接至互连金属。在一实施例中，该互连金属贯穿该介电层以电性连接该金属层，且该绝缘层未贯穿该介电层。该绝缘层可以完全被该介电层所覆盖。在其他实施例中，该互连金属为杯状，其中，该互连金属包含一水平部，该水平部实质上平行该第一表面，该水平部与该第一表面的距离小于该水平部与该基板的一第二表面的距离，该第二表面相对该第一表面。该杯状互连金属定义出一内部，该内部的内具有一绝缘材料。在其他实施例中，该互连金属为一金属柱。在一实施例中，该介电层具有一凹部，该凹部的深度小于该介电层的厚度，该绝缘层部分地延伸至该介电层中。在一实施例中，该介电层具有一开口，其中部分该金属层位于该介电层的开口中以连接该互连金属。

本揭露的另一方面关于一种制造方法。在一实施例中，一种半导体元件的制造方法包括以下步骤：蚀刻一基板以形成一圆柱状腔体；沉积一互连金属于该圆柱状腔体中；蚀刻该基板以形成一圆柱状孔洞，其中该互连金属位于该圆柱状孔洞之内；及沉积一绝缘层于该圆柱状孔洞内以，其中该绝缘层具有一上表面，且该上表面接触一介电层，该介电层位于该基板上。互连金属形成于该圆柱状腔体的一侧壁上，以形成杯状且定义出一内部；一圆形绝缘层形成于该圆柱状孔洞中，且一中心绝缘材料形成于该内部。在一实施例中，该金属层更位于该介电层的开口中；且该圆柱状腔体显露部分该金属层。

附图说明

图1显示本发明的一实施例的具有导电孔道的半导体元件的剖视示意图；

图2至图5显示图1的本发明的半导体元件的制造方法的一实施例示意图；

图6至图9显示图1的本发明的半导体元件的制造方法的另一实施例示意图；

图10显示图1的本发明的半导体元件的制造方法的另一实施例示意图；

图11显示本发明的另一实施例的具有导电孔道的半导体元件的剖视示意图；

图12至图13显示图11的本发明的半导体元件的制造方法的一实施例示意图；

图14显示本发明的另一实施例的具有导电孔道的半导体元件的剖视示意图；

图15显示本发明的另一实施例的具有导电孔道的半导体元件的剖视示意图；

图16显示图15的本发明的半导体元件的制造方法的一实施例示意图；

图17显示图15的本发明的半导体元件的制造方法的另一实施例示意图；

图18显示本发明的一实施例的具有导电孔道的半导体元件的剖视示意图；

图19显示图18的本发明的半导体元件的制造方法的一实施例示意图；及

图20显示本发明的另一实施例的具有导电孔道的半导体元件的剖视示意图。

具体实施方式

参考图1，显示本发明的一实施例的半导体元件1的剖视示意图。该半导体元件1包括一晶圆10及一导电孔道26。该导电孔道26形成于该晶圆10内。该晶圆10包含一基板11、一介电层12及一金属层13。在本实施例中，该基板11的材质为半导体材质，例如硅或锗。然而，在其他实施例中，该基板11的材质可以是玻璃。该基板11具有一第一表面111、一第二表面112及一通孔114。

如图1所示，该介电层12位于该基板11的第一表面111，且具有一开口121以显露该金属层13的一部分。该开口121的位置对应该导电孔道26的位置。在本实施例中，该介电层12包含高分子聚合物，例如聚亚酰胺(PI)或聚丙烯(PP)。然而，在其他实施例中，该介电层12可以是氧化硅或氮化硅。该金属层13位于该介电层12上。在本实施例中，该金属层13的材质为铜。