[发明专利]半导体元件封装结构及其制造方法

说明书

技术领域

本发明涉及一种形成面板形态封装的晶粒埋入式基板结构，特别涉及一种半导体元件封装结构及其制造方法。

背景技术

包模铸造法，通常被称为失蜡铸造法，其为一种铸造工艺，可使金属或金属合金能制作成近终形(near-net-shape)金属部件。包模铸造法通常用于以高精度形成错综及复杂形状的工艺中。耐火坩锅用于包模铸造工艺中，用以熔化金属合金。在此观点中，合金熔化于一坩锅中，接着从所述坩锅倒注入一模具以成形一铸形。传统的耐火坩锅，例如，氧化锆坩锅，通常其部分具有多孔结构，以增加抵抗热冲击的能力且进一步使破裂可能性降到最低。

在半导体元件领域中，随着元件尺寸不断地缩小，元件密度也不断地提高。对于封装或内部联机方面的技术需求也必须提高，以符合上述情况。传统上，在覆晶连接方法(flip-chip attachment method)中，一焊料凸块数组形成于上述晶粒的表面。上述焊料凸块的形成可以通过使用一焊接复合材料(solder compositematerial)，经过一焊接点屏蔽(solder mask)制造出所需的焊料凸块图案。芯片封装的功能包含功率传送(power distribution)、信号传送(signal distribution)、散热(heat dissipation)以及保护与支撑等。当半导体变的更复杂时，传统的封装技术，例如，导线架封装(lead frame package)、收缩式封装(flex package)、硬式封装技术(rigid package technique)，已无法满足在一个更小的芯片上制造高密度元件的需求。

再者，因为传统的封装技术将晶圆上大的晶粒分成小的晶粒后，再分别加以封装。因此，这些技术的工艺是耗时的。至此芯片封装技术高度地被集成电路的发展所影响；所以，随着电路大小的需求，也产生对封装技术的需求。依据上述理由，现今封装技术的发展趋势是朝向球状矩阵排列、覆晶、芯片尺寸封装和晶圆级封装。“晶圆级封装”如同字面上的解释，就是整个封装与所有的内部联机跟其它工艺一样，都是在晶圆在切割成小晶粒之前被完成。一般来说，在完成所有组装与封装程序后，个别的半导体封装将从一个晶圆被分成多数个半导体晶粒。此晶圆级封装为极小尺寸与极优电性的结合。

通过晶粒在完整的晶圆上制造与测试，晶圆级封装技术为一种先进的封装技术。之后，上述晶圆被切割成晶粒，以依照表面镶嵌线(surface-mount line)装配。因为上述晶圆级封装技术将整片晶圆当成一个对象来利用，而非利用一芯片或是晶粒，因此在进行切割程序(scribing process)之前，就已经完成封装与测试。此外，由于晶圆级封装是如此先进的技术，所以可以省略打线(wirebonding)，粘晶(die mount)，覆胶(molding)及/或底胶填充(under-fill)的技术。通过使用晶圆级封装技术，可以节省成本与工艺时间；且此技术的最终结构与此晶粒一样；因此，此技术可以满足电子元件小型化的需求。

虽然晶圆级封装技术具有上述的优点，仍存在一些问题，影响此技术的可接受度。例如，晶圆级封装技术中，其结构中一材料与主机板此两材料间的热膨涨系数差异；此者成为结构机械性不稳定(mechanical instability)的关键性因素。上述结构的总终端数组数被芯片大小所限制。在切割此晶圆之前，无法使用整片晶圆封装中的多芯片及系统级封装。第6,239,482B1号美国专利(图15)揭示一具有机械性弯曲问题的封装。这是因为前述现有技术将硅芯片12埋入于上述基板18或核心区域，而且只用粘着材料20来支撑上述晶粒12。众所周知，在机械性弯曲(mechanical bending)的过程中，由于硅晶粒与基板材料18以及粘着材料20的硬度(hardness)与材料性质都有所不同，此弯曲效应(bending effect)将造成材料边界破裂，使重布层金属线32遭到损坏，可靠度测试(reliability test)也因此在机械应力方面失效。此外，由于介电层太厚(介电层22与介电层16)，以及介电层22、介电层16、金属30与材料20等之间的热膨涨系数不匹配，也造成不佳的可靠度与成品率。美国专利第6,506,632B1号美国专利(图16)揭示的封装也产生同样的机构问题。