[发明专利]半导体元件封装结构及其制造方法无效
申请号: | 201110231014.0 | 申请日: | 2011-08-12 |
公开(公告)号: | CN102376687A | 公开(公告)日: | 2012-03-14 |
发明(设计)人: | 杨文焜 | 申请(专利权)人: | 金龙国际公司 |
主分类号: | H01L23/538 | 分类号: | H01L23/538;H01L23/00;H01L23/498;H01L21/603;H01L21/56 |
代理公司: | 北京汇泽知识产权代理有限公司 11228 | 代理人: | 张瑾 |
地址: | 英属维尔京群岛托投拉*** | 国省代码: | 维尔京群岛;VG |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 元件 封装 结构 及其 制造 方法 | ||
1.一种半导体元件封装结构,其特征在于,所述半导体元件封装结构包含:
一第一基板,其具有一晶粒金属垫、一位于所述第一基板上表面的第一导线电路和一位于所述第一基板底表面的第二导线电路,其中所述晶粒金属垫包含一对准标记;
一晶粒,其配置于所述晶粒金属垫的上表面;
一第二基板,其具有一供晶粒容纳的晶粒容纳开口、一位于所述第二基板上表面的第三导线电路和一位于所述第二基板底表面的第四导线电路,其中所述晶粒的厚度等于第二基板的厚度;
一粘着层,其设置于所述第一基板的上表面、所述第二基板及所述晶粒的底表面;以及
一第一介电层,其设置于所述晶粒及所述第二基板的上表面,及设置于所述晶粒的侧壁与所述晶粒容纳开口的侧壁之间,其中所述第一介电层包含多数个孔洞区域。
2.如权利要求1所述的半导体元件封装结构,其特征在于,所述半导体元件封装结构还包含多数个导电穿孔,其贯穿第一基板与第二基板,并连接第一导线电路、第二导线电路、第三导线电路及第四导线电路。
3.如权利要求1所述的半导体元件封装结构,其特征在于,所述半导体元件封装结构还包含一位于多数个孔洞区域内及第一介电层之上的重布层,并耦合晶粒的连接垫与第三导线电路,且进一步通过第三导电线路耦合至贯穿于第一基板及第二基板间的导电穿孔。
4.如权利要求3所述的半导体元件封装结构,其特征在于,所述半导体元件封装结构还包含一形成于第一介电层与重布层之上的第二介电层,第二介电层具有能使凸块底层金属形成于其中并连接重布层的开口。
5.如权利要求1所述的半导体元件封装结构,其特征在于,所述半导体元件封装结构还包含于贯穿第一基板的导电穿孔,其连接晶粒金属垫与第二导线电路。
6.一种半导体元件封装结构的制造方法,其特征在于,所述半导体元件封装结构的制造方法包含下列步骤:
准备一第一基板及一第二基板,其中所述第一基板包含一晶粒金属垫,晶粒金属垫上具有一对准标记;
利用激光或冲压方法形成一贯穿于所述第二基板的晶粒容纳开口;
准备一粘着材料;
利用所述粘着材料将所述第一基板粘着于所述第二基板上;
利用晶粒金属垫的对准标记对准一晶粒,并利用所述粘着材料将晶粒粘着于晶粒金属上;
形成一第一介电层于第二基板及晶粒的上表面,且将第一介电层推压入晶粒侧壁与晶粒容纳开口侧壁之间的间隙;
形成多数个孔洞区域于第一介电层;以及
形成一重布层于多数个孔洞区域内及第一介电层之上。
7.如权利要求6所述半导体元件封装结构的制造方法,其特征在于,所述半导体元件封装结构的制造方法还包含形成一第二介电层于第一介电层及重布层之上。
8.如权利要求6所述半导体元件封装结构的制造方法,其特征在于,所述半导体元件封装结构的制造方法还包含形成贯穿于第一与第二基板的导电穿孔。
9.如权利要求6所述半导体元件封装结构的制造方法,其特征在于,所述第一基板在真空状态下利用粘着材料粘着于第二基板。
10.如权利要求6所述半导体元件封装结构的制造方法,其特征在于,所述第一介电层在真空状态下被推压入晶粒侧壁及晶粒容纳开口侧壁之间的间隙。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于金龙国际公司,未经金龙国际公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110231014.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:具有指向性天线的轮胎信息监测设备
- 下一篇:高效灌浆施工液压式栓塞