[发明专利]具有凹部的半导体结构及其制造方法

说明书

技术领域

本发明是有关于一种半导体结构及其制造方法，且特别是有关于一种可避免与外部电路板短路的半导体结构及其制造方法。

背景技术

受到提升工艺速度及尺寸缩小化的需求，半导体封装件的构造及工艺变得甚复杂。当工艺速度的提升及小尺寸的效益明显增加时，半导体封装件的特性也出现问题。特别是指，较高的工作频率(clock speed)造成信号电平(signal level)之间更频繁的转态(transition)，因而导致在高频或短波的情况下产生较高强度的电磁放射(electromagnetic emission)。电磁放射可能发生于半导体封装件及邻近的半导体封装件之间。假如邻近半导体封装件的电磁放射的强度较高，此电磁放射负面地影响半导体组件的运作，若整个电子系统内具有高密度分布的半导体组件，则半导体组件之间的电磁干扰更显严重。

在传统半导体封装件的封装工艺完成后，进行切割半导体封装件的封装体及基板的步骤，以露出半导体封装件的基板内的接地线路，然后再于半导体封装件的封装体表面形成一防电磁干扰层，且防电磁干扰层电性接触基板中露出的接地线路。经由设置防电磁干扰层，电磁放射因此可以释放至基板的接地线路，达到保护半导体封装件的目的。

然而，防电磁干扰层通常与半导体封装件的基板的底面齐平，甚至突出于基板的底面，如此当半导体封装件设置于一外部电路板时，防电磁干扰层容易与外部电路板的电路组件电性接触而导致短路。

发明内容

本发明有关于一种半导体结构及其制造方法，半导体结构具有凹部，避免半导体结构的防电磁干扰膜与外部电路板电性接触而导致短路。

根据本发明一实施例，提出一种半导体结构。半导体结构包括一基板、一电性组件、一封装体及一电磁干扰屏蔽组件。基板具有一凹部、一上表面、一底面、一下表面及一第一侧面且包括一接地部。下表面位于上表面与底面之间，凹部从基板的下表面延伸至底面，第一侧面延伸于上表面与下表面之间。电性组件设置于邻近基板的上表面。封装体包覆电性组件。电磁干扰屏蔽组件覆盖封装体、接地部及基板的第一侧面。

根据本发明一实施例，提出一种半导体结构。半导体结构包括一基板、一电性组件、一封装体及一电磁干扰屏蔽镀层。基板具有一凹部、一上表面、一底面、一下表面及一第一侧面，下表面位于上表面与底面之间，凹部从基板的下表面延伸至底面，第一侧面延伸于上表面与下表面之间。电性组件设置于邻近该基板的上表面。封装体包覆电性组件。电磁干扰屏蔽镀层覆盖封装体及基板的第一侧面。

根据本发明另一实施例，提出一种半导体结构。半导体结构包括一基板、一电性组件、一封装体及一电磁干扰屏蔽镀层。基板具有一凹部、一上表面、一底面、一下表面及一第一侧面，基板的下表面位于上表面与底面之间，凹部从基板的下表面延伸至底面，第一侧面延伸于上表面与下表面之间。电性组件设置于邻近基板的上表面。封装体包覆电性组件。电磁干扰屏蔽镀层覆盖封装体及基板的第一侧面。

根据本发明又一实施例，提出一种半导体结构的制造方法。制造方法包括以下步骤。提供一基板，其中基板具有一上表面及一底面且包括一接地部；设置一电性组件于邻近基板的上表面；形成一封装体包覆电性组件；形成一第一切割狭缝，其中第一切割狭缝经过封装体及基板的上表面，接地部及基板的一第一侧面于切割后露出；形成一电磁干扰屏蔽组件覆盖封装体、接地部及基板的第一侧面；以及，形成一第二切割狭缝，其中第二切割狭缝经过基板的底面及电磁干扰屏蔽组件的一部分，以于基板形成一凹部，基板的一下表面从凹部露出，而下表面位于上表面与底面之间。

为了对本发明的上述及其它方面有更佳的了解，下文特举实施例，并配合附图，作详细说明如下：

附图说明

图1绘示依照本发明一实施例的半导体结构的剖视图。

图2绘示图1中局部2’的放大图。

图3绘示依照本发明另一实施例的半导体结构的剖视图。

图4绘示依照本发明又一实施例的半导体结构的剖视图。

图5绘示依照本发明再一实施例的半导体结构的剖视图。

图6绘示图1的底视图。

图7绘示依照本发明另一实施例的半导体结构的底视图。

图8绘示依照本发明又一实施例的半导体结构的底视图。

图9A至9G绘示图1的半导体结构的制造过程图

主要组件符号说明：

100、200、300、400、500、600：半导体结构

110、310、410：基板