[发明专利]半导体封装打线用的导线结构及其结合构造

说明书

【技术领域】

本发明涉及一种半导体封装打线用的导线结构及其结合构造，特别是涉及一种在半导体封装打线工艺中利用同质镀层包覆导线芯材且同质镀层的晶粒粒径小于1微米的半导体封装打线用的导线结构及其结合构造。

【背景技术】

现有半导体封装构造制造过程中，打线接合(wire bonding)技术已广泛地应用于半导体芯片与封装基板或导线架之间的电性连接上。以半导体芯片与导线架之电性连接为例，其目的是利用极细的导线(小于50微米)将芯片上的接点连接到导线架上之内引脚上，进而将芯片之电路讯号传输到外界。当导线架被移送至打线位置后，应用电子影像处理技术来确定芯片上各个接点以及每一接点所相对应之内引脚上之接点的位置，然后做打线接合的动作。

请参照图1A、1B及1C所示，其揭示一种现有的导线应用于半导体封装打线工艺中的打线接合方法的流程示意图。当进行一芯片10与一导线架20打线接合时，以芯片10上的接点为第一焊接点11，以导线架20的内引脚上之接点为第二焊接点21。首先，如图1A所示，提供一焊针(capillary)30用以输出一导线31，以及提供一电子火焰点火杆(electronic flame offwand)(未绘示)用以在导线31的端部形成焊球(未标示)，而后将焊球压焊在第一焊接点11上(此称为第一接合，first bond)。接着，如图1B所示，依照设计好之路径移动焊针30，最后焊针30将导线31压焊在第二焊接点21上(此称为第二接合，second bond)。接着，如图1C所示，拉断焊针30在第二焊接点21处的导线31，从而完成一条导线31的打线接合动作。接着，焊针30上的导线31又再一次重新熔结形成焊球，以开始下一条导线31之打线接合动作。

在一般打线接合制造过程是以金线(gold wire)为主，但相较于金线，铜线(copper wire)具有低成本的优势且具有较佳的导电性、导热性及机械强度，因而铜制焊线的线径可设计得更细且散热效率较佳。然而，铜线最大的缺点在于铜金属本身容易与氧起氧化反应。特别是，当铜线处于高温打线环境下时，铜线表面极易发生严重的氧化问题，因而影响了铜线与半导体芯片或基板的焊垫之间的结合可靠度。

为了解决上述技术问题，在使用铜线打线接合时，可于铜线外层镀上一惰性金属层，例如钯(palladium)，以解决铜线表面发生氧化的问题。并且，此种表面具有异质镀层(钯镀层)的导线相较于纯质无镀层的导线具有较高的导线表面硬度与拉力强度，并且此种表面硬度较高的导线，当其与焊接点接合时(特别是指第二接合)，在接触面上可提供足够的锚固附着力，进而提高了焊接点的强度。

但是，此种表面具有异质镀层导线的成本通常相较于纯质导线的成本为高。并且，在进行第一接合形成焊球时，因为惰性金属薄层易于所述铜线的焊球表面上产生不规则的成分分布，而使所述焊球具有不均匀的同质、异质接合介面。结果，造成打线工艺难以控制使第一接合的焊球结合构造具有一致性(uniform)的结合可靠度表现，因而影响打线质量(quality)以及打线工艺的可操控性。

因此，有必要提供一种半导体封装打线用的导线结构及其结合构造，以解决现有技术所存在的问题。

【发明内容】

本发明的主要目的是提供一种半导体封装打线用的导线结构，其用于半导体封装打线工艺，其导线结构包含导线芯材及包覆于其外表面的同质镀层，同质镀层的材质与导线芯材的材质相同，且同质镀层的晶粒较导线芯材的晶粒小，同质镀层可提高所述导线结构的表面硬度及拉力强度，同时此种同质镀层导线的成本相较于异质镀层导线的成本亦可降低。

本发明的次要目的是提供一种半导体封装导线结合构造，其形成于半导体封装打线工艺，其导线结构包含导线芯材及包覆于其外表面的同质镀层，同质镀层的材质与导线芯材的材质相同，且同质镀层的晶粒较导线芯材的晶粒小，同质镀层可提高所述导线结构的表面硬度及拉力强度，因此在第二打线接合时，可以在导线结构表面的同质镀层及打线接合表面之间产生一接触面的微结构，以提供锚固附着作用，增强接合强度，达到与现有异质镀层的导线结构相当的导线拉力强度与打线接合强度，并且能进一步降低镀层材料成本。

为达上述目的，本发明提供一种半导体封装打线用的导线结构，其用于半导体封装打线工艺，其特征在于：所述导线结构包含：一导线芯材；及一同质镀层，包覆于所述导线芯材的外表面，其中所述同质镀层的材质与所述导线芯材的材质相同，且所述同质镀层的晶粒粒径小于1微米。

在本发明的一实施例中，所述导线芯材是一单晶的导线芯材。