[发明专利]半导体封装、及系统级封装模块的制造方法

说明书

技术领域

本发明涉及一种集成电路封装，特别是涉及一种系统级封装(System-In-Package，SIP)，以减少接合线污染及其造成的合格率损失。

背景技术

随着便携式电子元件变得越来越小，必须缩小电子元件的半导体封装的尺寸。为了达到上述目的，广泛的使用系统级封装技术，其理由是因为系统级封装技术可增加半导体封装的容量。系统级封装包括多个芯片，其可堆叠或是彼此通过焊锡凸块(solder bump)和/或接合线连接。

图1揭示一种公知包括接合线的倒装基础系统级封装。封装体10包括分别具有第一表面30和第二表面40的基底20。多个焊锡球110位于第一表面30。多个焊锡凸块60电性连接基底20的第二表面40和大尺寸芯片50的有源表面，其中大尺寸芯片可为数字元件。一个例如模拟元件的小尺寸芯片80堆叠于大尺寸芯片50的背部表面，接合线90电性连接小尺寸芯片80和基底上的接合垫95。

为提供大尺寸芯片50和基底20间的机械强化，通常会在大尺寸芯片50和基底20的间隙填入例如光致抗蚀剂的填充材料70，若未将此间隙填充，当封装体10在高温条件下，可能会造成其疲劳破裂或电性失效。然而，公知的填充工艺具有以下缺点：在线接合工艺之前，填充的光致抗蚀剂很可能会不规则地流向邻近的接合垫，造成接合垫的污染，且接合线90和接合垫95难以正确的接合，而造成合格率损失。因此，封装的设计者通常会将接合垫距离大尺寸芯片50边缘间的最小距离大于0.3mm，以避免填充材料溢到接合垫95上。然而，设计者又必须使封装尺寸减小，再加上上述设计限制条件，使得设计者在设计上没有足够的弹性。

图1显示一个系统级封装的剖面图，其中填充材料70没有溢流到接合垫95上，图2A和图2B显示系统级封装的溢流问题120的范例，其中如图2A所示，在一个倒装基础系统级封装中，填充材料70溢流至接合垫95上，如图2B所示，在一个线接合系统级封装中，粘性材料75溢流至接合垫95上。

发明内容

根据上述问题，本发明的目的为提供一种改进的系统级封装，以最小化接合线的污染和合格率的损失。另外，本发明的另一目的为提供一种方法，避免公知系统级封装的可靠度的相关问题。

本发明提供一种半导体封装，包括以下元件，基底，具有第一表面和相对第一表面的第二表面，且一组接合线栓位于基底第二表面的接合垫上。第一半导体芯片，具有第一表面和相对第一表面的第二表面，其中第一半导体芯片的第一表面通过焊锡凸块贴合基底的第二表面。填充材料，设置于第一半导体芯片和基底间，其中填充材料将焊锡凸块封定。第二半导体芯片，具有第一表面和相对第一表面的第二表面，其中第二半导体芯片的第一表面贴合第一半导体芯片的第二表面。一组接合线，电性耦接第二半导体芯片和基底上的该组接合线栓。

如上所述的半导体封装，其中该填充材料通过毛细动作填入该第一半导体芯片和该基底的间隙，且该填充材料不溢流覆盖和/或重叠该组接合线栓的顶部表面。

如上所述的半导体封装，其中该第一半导体芯片边缘和该组接合线栓中的一个接合线栓的距离大体上介于0.1mm～0.2mm。

如上所述的半导体封装，其中该组接合线栓中的一个接合线栓的高度大体上介于10μm～30μm。

本发明提供一种半导体封装，包括以下元件，基底，具有第一表面和相对第一表面的第二表面。多个接合线栓位于基底第二表面的接合垫上，其中上述接合线栓包括第一组接合线栓和第二组接合线栓。第一半导体芯片，具有第一表面和相对第一表面的第二表面，其中第一半导体芯片的第一表面通过粘着物贴合基底的第二表面。第二半导体芯片，具有第一表面和相对第一表面的第二表面，其中第二半导体芯片的第一表面贴合第一半导体芯片的第二表面。第一组接合线，电性耦接第一半导体芯片和基底上的第一组接合线栓。第二组接合线，电性耦接第二半导体芯片和基底上的第二组接合线栓。

如上所述的半导体封装，其中该粘着物不溢流覆盖和重叠该多个接合线栓的顶部表面。

如上所述的半导体封装，其中该多个接合线栓中的一个接合线栓的高度大体上介于10μm～30μm。

如上所述的半导体封装，还包括封装体，封装该第一和该第二半导体芯片、该第一和第二组接合线和该第一和第二组接合线栓。