专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果5391532个,建议您升级VIP下载更多相关专利
  • [实用新型]一种电池水平装工装及装置-CN202221318087.3有效
  • 李宪才;张侃侃;徐云飞;李飞强 - 北京亿华通科技股份有限公司
  • 2022-05-30 - 2022-09-02 - H01M8/2404
  • 本实用新型涉及燃料电池生产技术领域,具体涉及一种电池水平装工装及电池水平装置;其中,电池水平装工装,包括:支撑机构;芯夹具,芯夹具适用于夹持芯结构;升降台,芯夹具设于升降台上,升降台具有第一位置和驱动芯夹具上升的第二位置;滑动机构,设于支撑机构上,滑动机构上设有壳体,滑动机构驱动壳体朝向芯夹具运动,并与处于所述第二位置的所述芯夹具位于同一水平面上;压头,设于所述壳体远离所述芯夹具的一端,所述压头用于压装所述壳体与所述芯结构。该电池水平装工装的结构简单,同时装的工序也较少,便于芯结构与壳体的装,增加了该电池水平装工装的可靠性。
  • 一种池水平装叠电堆工装装置
  • [发明专利]半导体结构及其形成方法-CN202011158240.6在审
  • 纪世良 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2020-10-26 - 2022-05-13 - H01L21/8238
  • 一种半导体结构及其形成方法,形成方法包括:提供基底,基底包括相间隔的第一区域和第二区域,位于第一区域的堆叠结构作为第一结构,位于第二区域的堆叠结构作为第二结构;形成保形覆盖第一结构、第二结构,且包围第一结构和第二结构之间间隔区域的第一介,在第一结构和第二结构之间形成空气墙;在第一结构和第二结构背离所述空气墙的一侧形成第二介。本申请实施例,形成介墙的过程中,第一结构和第二结构远离介墙一侧的第一介和第二介,能够给第一结构和第二结构提供支撑,使得第一结构和第二结构的形貌质量好,有利于提高半导体结构的电学性能
  • 半导体结构及其形成方法
  • [发明专利]一种燃料电池系统效率优化的分布式控制方法-CN202211507428.6在审
  • 杨向真;陶燕;杜燕;苏建徽;施永 - 合肥工业大学
  • 2022-11-29 - 2023-03-07 - H01M8/04858
  • 本发明公开了一种燃料电池系统效率优化的分布式控制方法,是考虑到各燃料电池性能不同引起的效率特性的差异,燃料电池系统的各电池先通过辨识得到自身的效率/功率曲线,设定单电池的增量氢耗作为一致性变量,采用一致性算法,通过分布式通信拓扑实现相邻燃料电池之间的信息交互迭代达到增量氢耗值一致,求得对应各的输出功率,并设计了燃料电池控制控制和DC/DC控制参考功率的不同给定方式。本发明能实现在各系统性能不一致时,燃料电池系统能实现最优效率运行,以避免对集中控制器的依赖以及因氧饥饿对性能造成的损害,从而能提高系统运行的高效性、耐久性。
  • 一种燃料电池系统效率优化分布式控制方法
  • [发明专利]三维存储器器件及其制造方法-CN202110476646.7在审
  • 吴昭谊;杨世海;林佑明;贾汉中 - 台湾积体电路制造股份有限公司
  • 2021-04-29 - 2021-10-08 - H01L27/11587
  • 提供了包括第一结构和第二结构以及第一导电柱和第二导电柱的三维存储器器件。第一结构包括沿垂直方向堆叠的第一。第一的每个包括第一栅极、第一沟道以及第一栅极和沟道之间的第一铁。第二结构与第一结构横向间隔开,并且包括沿垂直方向堆叠的第二。第二的每个包括第二栅极、第二沟道以及第二栅极和沟道之间的第二铁。第一栅极和第二栅极设置在第一铁和第二铁之间,以及第一导电柱和第二导电柱沿垂直方向延伸并且分别与第一沟道和第二沟道接触。本申请的实施例还涉及制造三维存储器器件的方法。
  • 三维存储器器件及其制造方法
  • [发明专利]存储器组件及其制造方法-CN202110400165.8在审
  • 王琮玄 - 华邦电子股份有限公司
  • 2021-04-14 - 2022-10-18 - H01L27/11524
  • 本发明提供一种存储器组件及其制造方法,存储器组件包括:衬底、多个第一结构以及多个第二结构。衬底包括阵列区与周边区。第一结构配置在阵列区的衬底上。每一个第一结构依序包括:第一穿隧介、第一浮置栅极、第一栅间介、第一控制栅极、第一金属、第一顶盖层以及第一停止。第二结构配置在周边区的衬底上。每一个第二结构依序包括:第二穿隧介、第二浮置栅极、第二栅间介、第二控制栅极、第二金属、第二顶盖层以及第二停止。第一结构的图案密度大于第二结构的图案密度。
  • 存储器组件及其制造方法
  • [发明专利]共模电感封装结构及制作方法-CN202111443457.6在审
  • 刘涛;陈栋;徐虹;陈海杰 - 江阴长电先进封装有限公司
  • 2021-11-30 - 2022-04-12 - H01L23/31
  • 本发明提供一种共模电感封装结构及制作方法,共模电感封装结构包括:基板,所述基板包括相对的第一表面和第二表面;第一结构,所述第一结构设置于所述第一表面上,所述第一结构包括至少一第一导电和至少一第一介,每一所述第一导电和每一所述第一介交替层叠;第一包封,所述第一包封设置于所述第一结构远离所述基板一侧的表面上,所述第一包封覆盖所述第一结构;以及第二结构,所述第二结构设置于所述第一包封远离所述第一结构一侧的表面上,所述第二结构包括至少一第二导电和至少一第二介,每一所述第二导电和每一所述第二介交替层叠。
  • 电感封装结构制作方法
  • [实用新型]共模电感封装结构-CN202122982002.3有效
  • 刘涛;陈栋;徐虹;陈海杰 - 江阴长电先进封装有限公司
  • 2021-11-30 - 2022-05-31 - H01L23/31
  • 本实用新型提供一种共模电感封装结构,共模电感封装结构包括:基板,所述基板包括相对的第一表面和第二表面;第一结构,所述第一结构设置于所述第一表面上,所述第一结构包括至少一第一导电和至少一第一介,每一所述第一导电和每一所述第一介交替层叠;第一包封,所述第一包封设置于所述第一结构远离所述基板一侧的表面上,所述第一包封覆盖所述第一结构;以及第二结构,所述第二结构设置于所述第一包封远离所述第一结构一侧的表面上,所述第二结构包括至少一第二导电和至少一第二介,每一所述第二导电和每一所述第二介交替层叠。
  • 电感封装结构
  • [发明专利]半导体结构的制造方法-CN201210273265.X有效
  • 徐震球;赖东明;薛凯安;黄铭德 - 钜晶电子股份有限公司
  • 2012-08-02 - 2014-02-12 - H01L21/8247
  • 在晶胞区及周边区的基底上依序形成氧化材料及第一导体材料。进行一图案化步骤,以于晶胞区的基底上形成第一结构以及于周边区的基底上形成第二结构。于第一结构的侧壁上形成第一间隙壁以及于第二结构的侧壁上形成第二间隙壁。在第一结构两侧的基底中形成至少二第一掺杂区以及于第二结构两侧的基底中形成二第二掺杂区。至少于第一结构上形成介及第二导体。晶胞区中的第一结构、介及第二导体构成一电荷存储结构。
  • 半导体结构制造方法
  • [发明专利]半导体元件及其制备方法-CN202111134499.1在审
  • 周良宾 - 南亚科技股份有限公司
  • 2021-09-27 - 2022-07-01 - H01L27/07
  • 该半导体元件包括一第一结构设置于一第一基底;一第一杂质区域与一第二杂质区域分别设置于该第一结构相对的侧边并与该第一结构操作性地关联;一第二结构设置于该第一结构,且一中间绝缘设置于其间;及一第三杂质区域设置于该第二结构的一侧边,且与该第二杂质区域性耦合。该第一结构包括交替地排列的多个第一半导体与多个栅极组合。所述栅极组合包括一栅极介与一栅极电极。该第二结构包括交替地排列的多个第二半导体与多个电容次单元。所述电容次单元包括一电容介与一电容电极。
  • 半导体元件及其制备方法
  • [发明专利]半导体对位结构及其制造方法-CN202111156983.4在审
  • 赖朝文;龚耀雄 - 南亚科技股份有限公司
  • 2021-09-30 - 2023-01-10 - H01L21/68
  • 一种对位结构的制造方法包括:提供基板及复数个导电特征,导电特征间隔排列于基板上;在基板及导电特征上共形地沉积第一,第一上具有复数个凹入部;在第一上形成牺牲,移除部分的牺牲以形成分别位于凹入部的复数个遮盖;以遮盖作为蚀刻遮罩对第一进行非等向性蚀刻工艺,形成复数个第一部并露出导电特征;在第一部及导电特征上共形地沉积第二;以及对第二执行蚀刻光刻工艺,形成分别在第一部上的复数个第二部及分别暴露导电特征的复数个对位通孔借此,能精准地利用对位通孔将半导体元件放置到导电特征上,使得半导体元件与导电特征接触并性连接。
  • 半导体对位结构及其制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top