专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果4个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体结构的制造方法-CN201210273265.X有效
  • 徐震球;赖东明;薛凯安;黄铭德 - 钜晶电子股份有限公司
  • 2012-08-02 - 2014-02-12 - H01L21/8247
  • 本发明公开一种半导体结构的制造方法。提供具有晶胞区及周边区的基底。在晶胞区及周边区的基底上依序形成氧化材料层及第一导体材料层。进行一图案化步骤,以于晶胞区的基底上形成第一堆叠结构以及于周边区的基底上形成第二堆叠结构。于第一堆叠结构的侧壁上形成第一间隙壁以及于第二堆叠结构的侧壁上形成第二间隙壁。在第一堆叠结构两侧的基底中形成至少二第一掺杂区以及于第二堆叠结构两侧的基底中形成二第二掺杂区。至少于第一堆叠结构上形成介电层及第二导体层。晶胞区中的第一堆叠结构、介电层及第二导体层构成一电荷存储结构。
  • 半导体结构制造方法
  • [发明专利]栅介电层的制造方法-CN200510092043.8无效
  • 陈文吉;陈东波;薛凯安;郑胜鸿 - 力晶半导体股份有限公司
  • 2005-08-16 - 2007-02-21 - H01L21/82
  • 一种栅介电层的制造方法,首先提供一基底,基底至少可区分为一高压电路区与一低压电路区。然后,于基底上形成第一介电层,第一介电层作为高压电路区中栅介电层之用。之后,于第一介电层上形成掩模层,并图案化掩模层、第一介电层及基底,以于基底中形成沟槽。然后,于基底上形成填满沟槽的绝缘层。移除掩模层与部分绝缘层,暴露出第一介电层的表面。继而,移除低压电路区的第一介电层,暴露出基底的表面。接着,于低压电路区的基底上形成第二介电层,第二介电层的厚度小于第一介电层的厚度。
  • 栅介电层制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top