“深N阱”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果545037个，建议您升级VIP下载更多相关专利

[发明专利]高压JFET器件及工艺方法-CN201610268828.4有效
发明人：段文婷 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-04-27 - 公布日： 2019-10-11 - 主分类号： H01L29/808 文献下载
摘要：本发明公开了一种高压JFET器件，在P型衬底中具有N型深阱，在剖视角度上,N型深阱之上为场氧，场氧两端分别为JFET的源区和漏区，场氧之上覆盖多晶硅场板；所述N型深阱分为第一N型深阱及第二N型深阱两段，第一N型深阱中包含有JFET的源区，第二N型深阱中包含有JFET的漏区以及P型注入层；第一N型深阱和第二N型深阱相互独立；在第一N型深阱与第二N型深阱之间具有P阱，所述P阱与两个N型深阱均有重叠；在第一N型深阱与第二N型深阱之间同时还具有P型注入层，且此P型注入层位于P阱内的正下方，与第一N型深阱和第二N型深阱也均有重叠。
高压 jfet 器件工艺方法

[实用新型]低压带栅单向可控硅静电防护器件-CN202121550555.5有效
发明人：汪洋;邓志勤;金湘亮;董鹏;李幸;骆生辉 -专利权人：湖南静芯微电子技术有限公司
申请日： 2021-07-08 - 公布日： 2021-11-23 - 主分类号： H01L27/02 文献下载
摘要：本实用新型实施例提供一种低压带栅单向可控硅静电防护器件，包括：P型衬底；P型衬底中设有N型埋层、N型深阱区和P型深阱区；N型深阱包括第一N阱，P型深阱包括第二P阱，N型深阱和第一N阱不等宽，P型深阱和第二P阱不等宽；第一N阱上有第一N+注入、第二P+注入、第三N+注入；N型深阱上有第四P+注入；P型深阱上设有第二P阱；第五N+注入的左部在N型深阱上，右部在P型深阱上和第二P阱上；第六N+注入的左部在第二P阱上，右部在P型深阱上；P型深阱上有第七P+注入；多晶硅栅极在第二P阱上；P型深阱的两个电极和第二P阱上的一个栅极电极均连接在一起并作为器件的阴极，第一N阱里的两个电极均连接在一起作为器件的阳极。
低压单向可控硅静电防护器件

[发明专利]BCD器件深沟槽隔离方法-CN201910061588.4有效
发明人：李娜;杨新杰 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2019-01-23 - 公布日： 2021-04-02 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种BCD器件深沟槽隔离方法，在有源区外围是由N阱、深N阱以及深沟槽形成的隔离结构，将器件隔离在内；所述的深沟槽是在最外围呈封闭环形，作为最外围的隔离结构；所述的N阱、深N阱是在有源区与深沟槽之间，N阱位于深N阱中且N阱的宽度、深度均小于深N阱，所述N阱、深N阱位于有源区长度方向的两端，且N阱、深N阱的两端与深沟槽接触。本发明在有源区宽度方向两侧无N阱、深N阱，以降低器件占用的面积。
bcd 器件深沟隔离方法

[发明专利]低压带栅单向可控硅静电防护器件及其制作方法-CN202110775154.8在审
发明人：汪洋;邓志勤;金湘亮;董鹏;李幸;骆生辉 -专利权人：湖南静芯微电子技术有限公司
申请日： 2021-07-08 - 公布日： 2023-01-13 - 主分类号： H01L27/02 文献下载
摘要：本发明实施例提供一种低压带栅单向可控硅静电防护器件及其制备方法，包括：P型衬底；P型衬底中设有N型埋层、N型深阱区和P型深阱区；N型深阱包括第一N阱，P型深阱包括第二P阱，N型深阱和第一N阱不等宽，P型深阱和第二P阱不等宽；第一N阱上有第一N+注入、第二P+注入、第三N+注入；N型深阱上有第四P+注入；P型深阱上设有第二P阱；第五N+注入的左部在N型深阱上，右部在P型深阱上和第二P阱上；第六N+注入的左部在第二P阱上，右部在P型深阱上；P型深阱上有第七P+注入；多晶硅栅极在第二P阱上；P型深阱的两个电极和第二P阱上的一个栅极电极均连接在一起并作为器件的阴极，第一N阱里的两个电极均连接在一起作为器件的阳极。
低压单向可控硅静电防护器件及其制作方法

[发明专利]高压JFET器件及工艺方法-CN201610268941.2在审
发明人：段文婷 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-04-27 - 公布日： 2016-09-21 - 主分类号： H01L29/808 文献下载
摘要：本发明公开了一种高压JFET器件，在P型衬底中具有N型深阱，在剖视角度上,N型深阱之上为场氧，场氧两端分别为JFET的源区和漏区，场氧之上覆盖多晶硅场板；N型深阱中还具有P阱及P型注入层；所述N型深阱分为第一N型深阱及第二N型深阱两段，第一N型深阱中包含有JFET的源区、P型注入层及P阱，第二N型深阱中包含有JFET的漏区以及P型注入层；第一N型深阱和第二N型深阱之间相互独立，之间隔离2～10μm。
高压 jfet 器件工艺方法

[发明专利]半导体器件及其制造方法-CN200610162404.6有效
发明人：江间泰示;浅野正义;姊崎彻;有吉润一 -专利权人：富士通株式会社
申请日： 2006-11-22 - 公布日： 2008-01-02 - 主分类号： H01L27/04 文献下载
摘要：根据本发明提供了一种半导体器件，包括：p型硅衬底；形成在该硅衬底中的浅n阱；形成在该硅衬底中的浅n阱旁边的浅p阱；以及形成在该硅衬底中的浅p阱旁边的深n阱，并且该深n阱比该浅p阱深。此外，在该硅衬底中的浅p阱和深n阱之间形成有深p阱，该深p阱比该浅p阱深。
半导体器件及其制造方法

[发明专利]一种CMOS像素传感器-CN202010693043.8有效
发明人：张亮;王萌;董家宁;王安庆;李龙 -专利权人：山东大学
申请日： 2020-07-17 - 公布日： 2021-10-08 - 主分类号： H01L27/146 文献下载
摘要：本发明公开了一种CMOS像素传感器，包括P型衬底、P型高阻外延层、N阱、P阱、深N阱和深P隔离层；其中，深N阱和P型高阻外延层形成P‑N二极管；深N阱上的N阱和N型有源区构成通路，通过金属线连接其他读出电路；深P隔离层用来隔离深N阱内的器件，深P隔离层内的N阱和P型有源区用于制作PMOS晶体管，深P隔离层内的P阱和N型有源区用于制作NMOS管。
一种 cmos 像素传感器

[发明专利]JFET器件的制备方法和JFET器件-CN202010156295.7有效
发明人：段文婷;房子荃 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2020-03-09 - 公布日： 2023-10-20 - 主分类号： H01L21/337 文献下载
摘要：本申请公开了一种JFET器件的制备方法和JFET器件，该方法包括：提供一衬底，该衬底为P型衬底，该衬底中形成有深N型阱；在衬底上形成场氧层，深N型阱覆盖场氧层的底部；在深N型阱中形成至少两个N型阱，在深N型阱的外周侧形成第一P型阱和第二P型阱；在深N型阱中形成PTOP，PTOP将深N型阱隔断为上部区域和下部区域，PTOP的两端分别与第一P型阱和第二P型阱接触，至少两个N型阱位于上部区域；在深N型阱内N型阱外形成P型重掺杂区，在第一N型阱内形成第一N型重掺杂区，在第二N型阱内形成第二N型重掺杂区。本申请通过在JFET器件的深N型阱中形成N型阱，解决了由于深N型阱的载流子浓度低所导致的JFET器件的导通电流较小的问题。
jfet 器件制备方法

[发明专利]一种使用深N阱隔离的MRAM芯片-CN201711250206.X在审
发明人：戴瑾;王志刚 -专利权人：上海磁宇信息科技有限公司
申请日： 2017-12-01 - 公布日： 2019-06-11 - 主分类号： H01L27/22 文献下载
摘要：本发明公开了一种使用深N阱隔离的MRAM芯片，所述MRAM芯片包括MRAM器件及电路、P型半导体衬底、N阱和深N阱；所述N阱位于所述MRAM器件及电路外围，所述深N阱位于所述MRAM器件及电路下方，所述N阱底部与所述深N阱连接在一起，对所述MRAM器件及电路形成三维N阱‑深N阱隔离。
深N阱芯片电路隔离电路形成衬底读出三维噪音外围

[发明专利]一种具有逆掺杂分布的深N阱的CMOS SPAD光电器件-CN201810981667.2在审
发明人：刘淑芸;王巍;张瑜 -专利权人：重庆亚川电器有限公司
申请日： 2018-08-27 - 公布日： 2019-01-29 - 主分类号： H01L31/0352 文献下载
摘要：本发明请求保护一种具有逆掺杂分布的深N阱的CMOS SPAD光电器件，包括P衬底，所述P衬底上设置有深N阱、中心N阱及P+层，所述深N阱两边设置有N阱，所述深N阱采用逆掺杂分布结构，即靠近器件表面的深N阱浓度较低，而随着远离器件表面的纵向深度增加深N阱浓度越高，处于深N阱内的两侧N阱与中心N阱之间存在横向扩散，在PN结边缘处形成n^‑虚拟保护环，当入射光子射入器件内部主要被深N阱所吸收，大多数光子能够被P+层/中心N阱结所利用形成光生载流子，只有少数光子穿透深N阱在P衬底形成光生载流子，本发明主要从增加器件吸收区的厚度以及优化器件的量子效率两方面入手来提高器件的光子探测效率。
深N阱掺杂分布光子衬底光生载流子光电器件器件表面虚拟保护环光子探测横向扩散量子效率优化器件吸收区入射射入穿透两边吸收

[发明专利]一种具有逆掺杂分布的深N阱的CMOS SPAD光电器件-CN202110840072.7在审
发明人：张瑜;殷文兵 -专利权人：重庆亚川电器有限公司
申请日： 2021-07-24 - 公布日： 2021-11-16 - 主分类号： H01L31/107 文献下载
摘要：本发明请求保护一种具有逆掺杂分布的深N阱的CMOS SPAD光电器件，包括P衬底，所述P衬底上设置有深N阱、中心N阱及P+层，所述深N阱两边设置有N阱，所述深N阱采用逆掺杂分布结构，即靠近器件表面的深N阱浓度较低，而随着远离器件表面的纵向深度增加深N阱浓度越高，处于深N阱内的两侧N阱与中心N阱之间存在横向扩散，在PN结边缘处形成n‑虚拟保护环，当入射光子射入器件内部主要被深N阱所吸收，大多数光子能够被P+层/中心N阱结所利用形成光生载流子，只有少数光子穿透深N阱在P衬底形成光生载流子，本发明主要从增加器件吸收区的厚度以及优化器件的量子效率两方面入手来提高器件的光子探测效率
一种具有掺杂分布 cmos spad 光电器件

[发明专利]高压双向可控硅静电放电保护器件及其制备方法-CN202310239043.4有效
发明人：聂卫东;邓晓军 -专利权人：无锡市晶源微电子股份有限公司
申请日： 2023-03-14 - 公布日： 2023-05-26 - 主分类号： H01L27/02 文献下载
摘要：本发明涉及半导体技术领域，具体公开了一种高压双向可控硅静电放电保护器件及其制备方法，包括：在P型外延层内包括中心单元、第一侧单元和第二侧单元；中心单元包括在N+区、P+区以及场氧化层下方设置第一P阱以及包围第一P阱的第一深P阱区，第一深P阱区的浓度小于第一P阱的浓度；第一侧单元均包括N阱和深N阱区，深N阱区包围N阱，每个深N阱区均与第一深P阱区接触，深N阱区的浓度小于N阱的浓度；每个第二侧单元均包括第二P阱以及包围第二P阱的第二深P阱区，每个第二深P阱区均和与之相邻的深N阱区接触，第二深P阱区的浓度小于第二P阱的浓度。
高压双向可控硅静电放电保护器件及其制备方法

[实用新型]高维持电压单向可控硅静电保护器件-CN202021099393.3有效
发明人：茅寅松;吴岩 -专利权人：上海安导电子科技有限公司
申请日： 2020-06-15 - 公布日： 2020-11-24 - 主分类号： H01L27/02 文献下载
摘要：本实用新型提供了一种高维持电压单向可控硅静电保护器件，包括：N型埋层、深N阱、浅N阱和浅P阱；所述深N阱为环形，所述N型埋层位于所述深N阱的下侧；所述浅P阱包括浅P阱环和多个浅P阱条，所述浅P阱环位于所述深N阱的外侧，所述多个浅P阱条位于所述深N阱的内侧；所述浅N阱包括多个浅N阱条，所述多个浅P阱条和所述多个浅N阱条之间一一间隔排列，且最外侧的两个所述浅N阱条分别位于所述深N阱中。
维持电压单向可控硅静电保护器件

[发明专利]NLDMOS器件及其制造方法-CN201410521717.0在审
发明人：段文婷;刘冬华;钱文生 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2014-09-30 - 公布日： 2015-01-28 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种NLDMOS器件，在P型硅衬底左部形成有N型深阱；在N型深阱上形成有P阱；在P型硅衬底右部形成有N阱；N型深阱同N阱间有P型硅衬底间隔区。本发明还公开了该种NLDMOS器件的制造方法。本发明的NLDMOS器件及其制造方法，深型N阱包P阱实现P阱与衬底隔离，缩小N型深阱尺寸至作为NLDMOS的沟道区的P阱处，并保证P阱与衬底隔离，而在作为NLDMOS的漂移区的N阱处不形成N型深阱，使漂移区N型掺杂浓度降低，从而使器件的关断击穿电压增加；增大N阱尺寸至N型深阱与鸟嘴之间，使栅氧化层下N型掺杂浓度增加，从而使导通击穿电压增加，同时保证导通电阻不至于过大。
nldmos 器件及其制造方法

[发明专利]N-LDMOS的制造方法-CN201210114134.7无效
发明人：葛洪涛;黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-04-17 - 公布日： 2012-08-01 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种N-LDMOS的制造方法，包括：提供衬底，在所述衬底上形成深N阱；在所述深N阱中形成隔离结构；在所述深N阱的漏极区域形成N阱，在所述深N阱的源极区域形成P阱；在所述深N阱上形成栅极；进行源漏轻掺杂工艺，在所述P阱和N阱内分别形成源极轻掺杂区和漏极轻掺杂区；在所述栅极的侧壁形成栅极侧墙；进行源漏重掺杂以及退火工艺。本发明在漏极采用深N阱和N阱取代传统N-LDMOS中漂移区的光罩，而在源极采用深N阱中的P阱取代了传统体区中的光罩，在制程中减少了两个光罩，在满足器件耐压的前提下有效降低了LDMOS器件的制造成本。
ldmos 制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条