“垒层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2494521个，建议您升级VIP下载更多相关专利

[发明专利]功率器件及其制备方法、电子装置-CN202110852751.6在审
发明人：唐高飞;黄伯宁;王汉星;包琦龙;徐越 -专利权人：华为技术有限公司
申请日： 2021-07-27 - 公布日： 2021-11-26 - 主分类号： H01L29/778 文献下载
摘要：功率器件包括GaN缓冲层、第一势垒层、第二势垒层、阻挡层、第一p‑(Al)GaN部与栅极。GaN缓冲层、第一势垒层层叠设置，第一势垒层设有第一通孔，第二势垒层覆盖于第一势垒层背离GaN缓冲层的一侧，第二势垒层于第一通孔处形成沟槽，阻挡层设于第二势垒层背离GaN缓冲层的一侧，阻挡层设有第二通孔，第一p‑(Al)GaN部设于第二通孔并与第二势垒层接触，栅极设于第一p‑(Al)GaN部背离阻挡层的一侧。阻挡层能够在刻蚀p‑(Al)GaN时保护第二势垒层，减少刻蚀对第二势垒层的损伤，防止反向导通时空穴从第一p‑(Al)GaN部注入到第二势垒层中。
功率器件及其制备方法电子装置

[发明专利]发光器件及其制造方法和发光器件封装-CN201210148953.3有效
发明人：元钟学 -专利权人： LG伊诺特有限公司
申请日： 2012-05-14 - 公布日： 2017-04-19 - 主分类号： H01L33/06 文献下载
摘要：发光器件包括第一导电类型半导体层；第二导电类型半导体层，位于第一导电类型半导体层上；有源层，位于第一导电类型半导体层与第二导电类型半导体层之间，有源层包括多个阱层和多个势垒层。多个势垒层包括第一势垒层，距离第二导电类型半导体层最近，第一势垒层具有第一带隙；第二势垒层，邻近第一势垒层；至少一个第三势垒层，位于第二势垒层与第一导电类型半导体层之间。多个阱层包括第一阱层，位于第一势垒层与第二势垒层之间，第一阱层具有第三带隙；及第二阱层，位于第二势垒层与至少一个第三势垒层之间，第二阱层具有第二带隙。第一阱层的厚度比第二阱层薄，且第三带隙不同于第一带隙。
发光器件及其制造方法封装

[发明专利]双磁性势垒隧道结以及包括其的自旋电子学器件-CN201510846946.4有效
发明人：韩秀峰;孔文洁;黄黎;吴昊;万蔡华 -专利权人：中国科学院物理研究所
申请日： 2015-11-27 - 公布日： 2018-07-17 - 主分类号： H01L43/02 文献下载
摘要：本发明涉及双磁性势垒隧道结以及包括其的自旋电子学器件。一种双磁性势垒隧道结可包括：第一导电层；设置在所述第一导电层上的第一势垒层；设置在所述第一势垒层上的第二导电层；设置在所述第二导电层上的第二势垒层；以及设置在所述第二势垒层上的第三导电层，其中，所述第一势垒层和所述第二势垒层中的每个都由磁性绝缘材料形成
势垒层隧道结势垒自旋电子学器件第二导电层第一导电层磁性绝缘材料导电层

[发明专利]一种制造复合背势垒氮化镓异质结场效应管的方法-CN201210178258.1有效
发明人：薛舫时 -专利权人：中国电子科技集团公司第五十五研究所
申请日： 2012-06-01 - 公布日： 2012-10-17 - 主分类号： H01L21/335 文献下载
摘要：本发明是一种复合背势垒氮化镓异质结场效应管的制造方法，在衬底上依次生长GaN缓冲层，后掺杂GaN势垒层、AlGaN背势垒层、前掺杂GaN背势垒层、AlGaN/GaN锯齿背势垒层、GaN沟道层和前势垒层，构成复合背势垒异质结构场效应管。优点：消除了AlGaN缓冲层带来的热导率下降的弊病。既减轻了掺杂背势垒中的掺杂量，又抬高背势垒，强化沟道阱的量子限制，有效阻止电子溢出沟道阱进入缓冲层产生电流崩塌。
一种制造复合背势垒氮化镓异质结场效应方法

[实用新型]一种掺杂的肖特基势垒器件-CN201420442005.5有效
发明人：洪旭峰 -专利权人：上海芯石微电子有限公司
申请日： 2014-08-07 - 公布日： 2015-06-03 - 主分类号： H01L29/872 文献下载
摘要：本实用新型公开了一种掺杂的肖特基势垒器件；该肖特基势垒器件的势垒层是采用了掺杂磷的金属硅化物(P-MSi)作为肖特基势垒层，而传统的肖特基势垒器件的势垒层是无掺杂的金属硅化物(M-Si)作为肖特基势垒层，掺杂磷的金属硅化物势垒层（P-MSi）较传统的无掺杂的金属硅化物(M-Si)势垒层，具有低的势垒高度，因此采用掺杂磷的金属硅化物(P-MSi)作为肖特基势垒层的肖特基器件较传统的肖特基势垒器件，同等面积下
一种掺杂肖特基势垒器件

[发明专利]三维存储器元件及其形成方法-CN202210120237.8在审
发明人：曾碧山 -专利权人：旺宏电子股份有限公司
申请日： 2022-02-09 - 公布日： 2023-08-08 - 主分类号： H10B41/27 文献下载
摘要：本发明提供一种三维存储器元件，包括：基底、堆叠结构以及多个势垒结构。堆叠结构配置在基底上。堆叠结构包括交替堆叠的多个介电层与多个栅极层。多个势垒结构分别包围多个栅极层的表面。每一个势垒结构包括：第一势垒层与第二势垒层。第一势垒层连续覆盖在相应的栅极层的顶面、底面以及第一侧壁上。第二势垒层覆盖在相应的栅极层的相对于第一侧壁的第二侧壁上，且与第一势垒层连接。第二势垒层的厚度大于第一势垒层的厚度。另提供一种三维存储器元件的形成方法。
三维存储器元件及其形成方法

[发明专利]发光器件-CN201210060331.5有效
发明人：韩大燮;文用泰;沈钟寅 -专利权人： LG伊诺特有限公司;汉阳大学校产学协力团埃丽卡校区
申请日： 2012-03-08 - 公布日： 2017-12-12 - 主分类号： H01L33/06 文献下载
摘要：公开了一种发光器件，包括第一导电型半导体层；设置在第一导电型半导体层上的第二导电型半导体层；以及设置在第一导电型半导体层和第二导电型半导体层之间的有源层，有源层包括量子阱层和量子势垒层，其中各个量子势垒层包括第一势垒层和设置在第一势垒层之间的第二势垒层，并且第二势垒层的能带隙大于量子阱层的能带隙并且小于第一势垒层的能带隙。
发光器件

[发明专利]高电子迁移率晶体管-CN201710636270.5在审
发明人：吴绍飞 -专利权人：吴绍飞
申请日： 2017-07-19 - 公布日： 2019-01-29 - 主分类号： H01L29/778 文献下载
摘要：该器件自下而上包括：衬底(1)、成核层(2)、主沟道层(3)、势垒层(4)、介质层(13)；势垒层(4)顶端两侧分别为源极(10)和漏极(12)，中间为栅极(11)，势垒层(4)上依次增加有辅沟道层(5)、缓变势垒层(6)、高势垒层(7)、隔离沟道层(8)和隔离势垒层(9)；栅极(11)位于势垒层与隔离势垒层之间的凹槽(14)中，栅极的两侧及底部设有介质层(13)。隔离势垒层与隔离沟道层界面上，缓变势垒层与辅沟道层界面上，势垒层和主沟道层界面上分别形成有二维电子气2DEG。本发明可避免高场应力下的电流崩塌，降低源漏极欧姆接触电阻，可用作高温高频高可靠大功率器件。
势垒层隔离势垒层高电子迁移率晶体管欧姆接触电阻隔离沟道层缓变势垒层电流崩塌辅沟道层主沟道层介质层源漏极大功率器件二维电子气高势垒层成核层高可靠衬底高场可用漏极源极

[发明专利]高电子迁移率晶体管-CN201710884530.0在审
发明人：刘梅 -专利权人：南京誉凯电子科技有限公司
申请日： 2017-09-26 - 公布日： 2019-04-02 - 主分类号： H01L29/778 文献下载
摘要：该器件自下而上包括：衬底(1)、成核层(2)、主沟道层(3)、势垒层(4)、介质层(13)；势垒层(4)顶端两侧分别为源极(10)和漏极(12)，中间为栅极(11)，势垒层(4)上依次增加有辅沟道层(5)、缓变势垒层(6)、高势垒层(7)、隔离沟道层(8)和隔离势垒层(9)；栅极(11)位于势垒层与隔离势垒层之间的凹槽(14)中，栅极的两侧及底部设有介质层(13)。隔离势垒层与隔离沟道层界面上，缓变势垒层与辅沟道层界面上，势垒层和主沟道层界面上分别形成有二维电子气2DEG。本发明可避免高场应力下的电流崩塌，降低源漏极欧姆接触电阻，可用作高温高频高可靠大功率器件。
势垒层隔离势垒层高电子迁移率晶体管欧姆接触电阻隔离沟道层缓变势垒层电流崩塌辅沟道层主沟道层介质层源漏极大功率器件二维电子气高势垒层成核层高可靠衬底高场可用漏极源极

[发明专利]发光元件及发光元件的制造方法-CN202110576203.5在审
发明人：近藤宏树 -专利权人：日亚化学工业株式会社
申请日： 2021-05-26 - 公布日： 2021-12-03 - 主分类号： H01L33/06 文献下载
摘要：所述发光元件具有：n侧氮化物半导体层、设置在n侧氮化物半导体层上且具备由氮化物半导体形成的多个阱层和由氮化物半导体形成的多个势垒层的发出紫外光的活性层、设置在活性层上的p侧氮化物半导体层，其中，所述多个势垒层中至少1个势垒层从n侧氮化物半导体层侧起依次具有第1势垒层和第2势垒层，所述第1势垒层包含Al及Ga，所述第2势垒层与所述第1势垒层相接设置，包含Al、Ga及In，且带隙能量比第1势垒层小，所述多个阱层中至少1个阱层与第2势垒层相接设置，且具有比第2势垒层小的带隙能量。
发光元件制造方法

[发明专利]高电子迁移率晶体管-CN201110001515.X有效
发明人：张进成;付小凡;郝跃;马晓华;王冲;陈珂;马俊彩;刘子扬;林志宇;张凯 -专利权人：西安电子科技大学
申请日： 2011-01-06 - 公布日： 2011-07-20 - 主分类号： H01L29/778 文献下载
摘要：该器件自下而上包括：衬底(1)、成核层(2)、主沟道层(3)、势垒层(4)、介质层(13)；势垒层(4)顶端两侧分别为源极(10)和漏极(12)，中间为栅极(11)，势垒层(4)上依次增加有辅沟道层(5)、缓变势垒层(6)、高势垒层(7)、隔离沟道层(8)和隔离势垒层(9)；栅极(11)位于势垒层与隔离势垒层之间的凹槽(14)中，栅极的两侧及底部设有介质层(13)。隔离势垒层与隔离沟道层界面上，缓变势垒层与辅沟道层界面上，势垒层和主沟道层界面上分别形成有二维电子气2DEG。本发明可避免高场应力下的电流崩塌，降低源漏极欧姆接触电阻，可用作高温高频高可靠大功率器件。
电子迁移率晶体管

[实用新型]一种双P-GaN栅氮化镓增强型器件-CN202220591131.1有效
发明人：余丽波;邓颖婷;郑崇芝 -专利权人：成都智达和创信息科技有限公司
申请日： 2022-03-18 - 公布日： 2022-08-16 - 主分类号： H01L29/06 文献下载
摘要：本实用新型公开了一种双P‑GaN栅氮化镓增强型器件，从下到上依次包括GaN沟道层和AlGaN势垒层，在所述AlGaN势垒层的顶部设有P‑GaN势垒层Ⅰ和P‑GaN势垒层Ⅱ，且P‑GaN势垒层Ⅰ和P‑GaN势垒层Ⅱ之间具有间距，在所述AlGaN势垒层的顶部一端淀积有源极金属，另一端淀积有漏极金属；所述P‑GaN势垒层Ⅰ的顶部淀积有栅极金属Ⅰ，所述P‑GaN势垒层Ⅱ的顶部淀积有栅极金属Ⅱ，所述的GaN沟道层和所述的AlGaN势垒层形成二维电子气，所述的P‑GaN势垒层Ⅰ、栅极金属Ⅰ、P‑GaN势垒层Ⅱ和栅极金属Ⅱ共同构成双P‑GaN栅结构；本实用新型不仅拥有相对传统GaN HEMT器件更低的栅电容，同时提高了耐压
一种 gan 氮化增强器件

[发明专利]具有多层势垒区的III-V族类型半导体器件-CN202211031597.7在审
发明人： K·赖泽;I·道米勒;L·克努蒂拉;B·潘迪亚 -专利权人：英飞凌科技奥地利有限公司
申请日： 2022-08-26 - 公布日： 2023-03-03 - 主分类号： H01L29/06 文献下载
摘要：公开了具有多层势垒区的III‑V族类型半导体器件。一种半导体器件，包括势垒区和沟道区、源极电极和漏极电极、以及被配置为控制源极电极和漏极电极之间的导电连接的栅极结构，其中势垒区包括第一势垒层和第二势垒层，其中在器件的中心部分中，第二势垒层是被部署在沟道区上方的仅有的势垒层，其中在器件的外部横向部分中，第一势垒层被部署在沟道区上方，其中第一势垒层和第二势垒层均为III‑V族半导体合金，并且其中中心部分中的第二III族类型元素的摩尔分数高于第一势垒层中的第二III族类型元素的摩尔分数
具有多层势垒区 iii 族类半导体器件

[发明专利]氮化镓基发光二极管外延片及其制造方法-CN201910048012.4有效
发明人：陶章峰;张武斌;乔楠;李鹏;胡加辉 -专利权人：华灿光电（浙江）有限公司
申请日： 2019-01-18 - 公布日： 2020-08-14 - 主分类号： H01L33/06 文献下载
摘要：外延片的多量子阱层包括交替生长的InGaN量子阱层和量子垒层，量子垒层包括第一量子垒层和第二量子垒层，第二量子垒层为多量子阱层中最靠近电子阻挡层的一个量子垒层，第一量子垒层为除第二量子垒层之外的量子垒层，第一量子垒层为GaN层，第二量子垒层包括依次层叠的第一GaN子层、第二子层和第三子层，第一子层与量子阱层接触，第二子层和第三子层均包括交替生长的InGaN层和AlGaN层，第三子层中掺有Mg，第三子层中的InGaN层与电子阻挡层接触。
氮化发光二极管外延及其制造方法

[发明专利]一种半导体外延结构及半导体器件-CN202010241496.7在审
发明人：陈智斌 -专利权人：华为技术有限公司
申请日： 2020-03-31 - 公布日： 2020-07-31 - 主分类号： H01L21/02 文献下载
摘要：所述半导体外延结构包括沟道层、复合势垒层和掺杂层，所述掺杂层设于所述复合势垒层上，所述沟道层位于所述复合势垒层背离所述掺杂层一侧，所述复合势垒层包括层叠设置的数字合金势垒层和AlGaN势垒层，所述数字合金势垒层中包括一层或多层AlN层。本申请提供的半导体外延结构有效避免p‑GaN层中Mg离子扩散到势垒层和沟道层，影响二维电子气的密度和迁移率，导致导通电阻上升的问题。
一种半导体外延结构半导体器件