“半导体层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2732727个，建议您升级VIP下载更多相关专利

[发明专利]化合物半导体装置及其制造方法-CN201080068051.8有效
发明人：今田忠纮 -专利权人：富士通株式会社
申请日： 2010-07-14 - 公布日： 2013-03-27 - 主分类号： H01L21/338 文献下载
摘要：本发明中设有与化合物半导体层（102）绝缘且与电极（101）和化合物半导体层（103）相接的电极（109）。化合物半导体层（103）的晶格常数小于化合物半导体层（102）和化合物半导体层（104）的晶格常数，化合物半导体层（107）的晶格常数小于化合物半导体层（102）和化合物半导体层（107）的晶格常数。另外，化合物半导体层（103）的传导带的能量高于化合物半导体层（104）的传导带的能量。
化合物半导体装置及其制造方法

[发明专利]MOSFET的制造方法-CN201210407433.X有效
发明人：尹海洲;秦长亮;朱慧珑 -专利权人：中国科学院微电子研究所
申请日： 2012-10-23 - 公布日： 2014-05-07 - 主分类号： H01L21/336 文献下载
摘要：公开了一种MOSFET的制造方法，包括：在半导体衬底上外延生长第一半导体层；在第一半导体层上外延生长第二半导体层；在第一半导体层和第二半导体层中形成用于限定MOSFET的有源区的浅沟槽隔离；在第二半导体上形成栅叠层和围绕栅叠层的侧墙；以浅沟槽隔离、栅叠层和侧墙为硬掩模在第二半导体层中形成开口；以开口的底面和侧壁为生长籽层，外延生长第三半导体层，其中第三半导体层的材料与第二半导体层的材料不同；以及对第三半导体层进行离子注入以形成源区和漏区该方法利用由第三半导体层形成的源区和漏区对第二半导体层中的沟道区施加应力。
mosfet 制造方法

[发明专利]鳍式场效应晶体管及其形成方法-CN201410439757.0有效
发明人：林静 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-08-30 - 公布日： 2019-01-25 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种鳍式场效应晶体管及其形成方法，所述鳍式场效应晶体管的形成方法，包括：提供半导体衬底，在所述半导体衬底表面形成牺牲层；在所述牺牲层内形成暴露出半导体衬底表面的沟槽；在所述沟槽的半导体衬底表面形成若干堆叠的异质层，所述异质层包括位于底层的第一半导体层和位于第一半导体层表面的第二半导体层，且第一半导体层和第二半导体层材料不同；去除所述牺牲层；沿所述异质层的侧面对第一半导体层进行刻蚀，直至第一半导体层宽度小于第二半导体层的宽度选择性的刻蚀第一半导体层，暴露出更多的第二半导体层表面，最大限度增加沟道长度，获得电学性能提升。
场效应晶体管及其形成方法

[发明专利]红光发光器件和照明系统-CN201610177799.0有效
发明人：高恩彬;金镛准;洪起勇;郑炳学 -专利权人： LG伊诺特有限公司
申请日： 2016-03-25 - 公布日： 2020-03-31 - 主分类号： H01L33/06 文献下载
摘要：红光发光器件包括：第一导电型第一半导体层；有源层，设置在第一导电型第一半导体层上并且包括量子阱和量子势垒；第二导电型第二半导体层，位于有源层上；第二导电型第三半导体层，位于第二导电型第二半导体层上；第二导电型第四半导体层，位于第二导电型第三半导体层上；以及第二导电型第五半导体层，位于第二导电型第四半导体层上。第二导电型第三半导体层和第二导电型第四半导体层包括基于AlGaInP的半导体层，第二导电型第四半导体层的Al成分低于第二导电型第三半导体层的Al成分。根据本申请，能够克服EQE下降。
红光发光器件照明系统

[发明专利]半导体装置-CN201610064455.9在审
发明人：吉冈启;洪洪;矶部康裕 -专利权人：株式会社东芝
申请日： 2016-01-29 - 公布日： 2017-03-22 - 主分类号： H01L29/778 文献下载
摘要：根据实施方式，半导体装置具备第一氮化物半导体层与第二氮化物半导体层交替积层而成的第一积层型氮化物半导体层、第三氮化物半导体层、第四氮化物半导体层、漏极电极、源极电极、及栅极电极。第一氮化物半导体层包含含有碳的氮化镓。第二氮化物半导体层包含氮化铝铟。第三氮化物半导体层设置在第一积层型氮化物半导体层之上，且包含氮化镓。第四氮化物半导体层设置在第三氮化物半导体层之上，且包含氮化铝镓。漏极电极与源极电极设置在第四氮化物半导体层之上。栅极电极隔在漏极电极与源极电极之间。
半导体装置

[发明专利]半导体基板及半导体板制作方法-CN201610335492.9在审
发明人：胡川 -专利权人：胡川
申请日： 2016-05-19 - 公布日： 2017-11-28 - 主分类号： H01L23/482 文献下载
摘要：本发明涉及提供一种半导体基板及芯片制作方法，其中半导体基板包括用于制作电路的半导体层、隔离层、和预留被消减厚度的辅助层；半导体层、隔离层、辅助层依次层叠设置，辅助层的厚度大于半导体层的厚度。采用所述的半导体基板的芯片制作方法，包括电路制作过程，在所述半导体基板的半导体层上制作电路；降低厚度过程，对辅助层进行磨削或者蚀刻，消减辅助层的厚度，使半导体基板整体的厚度减小而获得电路基板；封装过程，在半导体层上制作电路时，辅助层为半导体层提供辅助支撑，半导体层不易变形，可以保证半导体电路的性能；不再需要辅助层做辅助支撑时，消减辅助层的厚度，使电路基板的厚度大幅下降。
半导体制作方法

[发明专利]阵列基板及其制作方法和显示面板-CN202080014831.8有效
发明人：钟德镇;蔡志承;郑会龙;王新刚 -专利权人：昆山龙腾光电股份有限公司
申请日： 2020-12-10 - 公布日： 2023-08-29 - 主分类号： H01L27/12 文献下载
摘要：阵列基板包括：基底；设于基底上的栅极；覆盖栅极的第一绝缘层；设于第一绝缘层上的第一半导体层和第二半导体层，第一半导体层和第二半导体层上设有对应栅极的沟道；第二半导体层包括层叠设置的第一金属氧化物半导体层和第二金属氧化物半导体层，第一金属氧化物半导体层和第二金属氧化物半导体层均在沟道处断开，第二金属氧化物半导体层的氧空位浓度小于第一金属氧化物半导体层的氧空位浓度；设于第二半导体层上的源极和漏极，并且源极和漏极均与第二半导体层导电接触
阵列及其制作方法显示面板

[实用新型]半导体发光元件-CN201220521920.4有效
发明人：梁秉文 -专利权人：光达光电设备科技（嘉兴）有限公司
申请日： 2012-10-11 - 公布日： 2013-03-13 - 主分类号： H01L33/14 文献下载
摘要：本实用新型涉及一种半导体发光元件。所述半导体发光元件包括第一半导体层、发光层、第二半导体层和第一电极焊盘，所述第一半导体层、所述发光层和所述第二半导体层从下往上依次层叠设置，所述第一电极焊盘设置在所述第二半导体层上，并与所述第二半导体层电连接，所述发光层发出的光线穿过所述第二半导体层出射，所述半导体发光元件进一步包括电流阻挡层，所述电流阻挡层嵌于所述第二半导体层中，并位于所述第一电极焊盘的下方；所述电流阻挡层使得电流至少更多流向未被所述电流阻挡层遮蔽的发光层区域本实用新型的半导体发光元件能够提高所述半导体发光元件的发光效率。
半导体发光元件

[发明专利]半导体装置及半导体装置的制作方法-CN202011299296.3在审
发明人：杨柏宇 -专利权人：联华电子股份有限公司
申请日： 2020-11-19 - 公布日： 2022-05-20 - 主分类号： H01L29/778 文献下载
摘要：本发明公开一种半导体装置及半导体装置的制作方法，其中该半导体装置包括基底、半导体通道层、半导体阻障层、栅极盖层、介电层、及栅极电极。半导体通道层设置于基底之上，半导体阻障层设置于半导体通道层之上。栅极盖层设置于半导体阻障层之上，介电层顺向性的覆盖住栅极盖层且围绕栅极盖层的周边。栅极电极设置于介电层之上，且覆盖栅极盖层的至少一侧壁。
半导体装置制作方法

[发明专利]半导体发光器件-CN200910246321.9有效
发明人：丁焕熙 -专利权人： LG伊诺特有限公司
申请日： 2009-11-25 - 公布日： 2010-06-16 - 主分类号： H01L33/38 文献下载
摘要：实施方案涉及一种半导体发光器件。所述半导体发光器件包括：多个化合物半导体层，其包括第一导电半导体层；在所述第一导电半导体层上的有源层；和在所述有源层上的第二导电半导体层；在所述多个化合物半导体层之下的电极；在所述多个化合物半导体层上的电极部分；和防弯曲构件，其包括在所述多个化合物半导体层上的图案。
半导体发光器件

[发明专利]将半导体衬底减薄至高均匀性的方法以及半导体衬底-CN202110662237.6在审
发明人： A·弗雷;B·格勒;I·莫德;I·穆里;A·西格尔;T·魏因德勒 -专利权人：英飞凌科技股份有限公司
申请日： 2021-06-15 - 公布日： 2021-12-17 - 主分类号： H01L21/02 文献下载
摘要：本公开涉及将半导体衬底减薄至高均匀性的方法以及半导体衬底。例如，描述了一种制造半导体器件的方法。该方法包括提供半导体衬底。半导体衬底包括高掺杂半导体衬底层、高掺杂半导体器件层以及布置在高掺杂半导体衬底层和高掺杂半导体器件层之间的低掺杂半导体蚀刻停止层。去除高掺杂半导体衬底层，其中去除包括在低掺杂半导体蚀刻停止层处停止的掺杂物选择性化学蚀刻。此外，减薄低掺杂半导体蚀刻停止层以生成高掺杂半导体器件层的暴露表面。
半导体衬底至高均匀方法以及

[发明专利]半导体器件-CN202180020640.7在审
发明人：田中文悟 -专利权人：罗姆股份有限公司
申请日： 2021-03-03 - 公布日： 2022-11-01 - 主分类号： H01L21/76 文献下载
摘要：半导体器件包括：半导体层；元件分离部，其形成于所述半导体层，且在所述半导体层中界定元件区域；和第1接触件，其在俯视时形成为沿着所述元件分离部的线状，且与所述元件分离部电连接。所述半导体器件也可以还包括支承所述半导体层的半导体衬底和以与所述半导体层接触的方式形成的埋置层，所述元件分离部从所述半导体层的表面贯通所述埋置层，并到达所述半导体衬底。
半导体器件

[发明专利]应变弛豫方法、形成半导体层和半导体器件的方法-CN201510126114.5有效
发明人：王维一;马克·S·罗德 -专利权人：三星电子株式会社
申请日： 2015-03-20 - 公布日： 2019-07-19 - 主分类号： H01L21/02 文献下载
摘要：本发明公开了一种应变弛豫方法、一种形成应变弛豫半导体层的方法和一种形成半导体器件的方法。提供了形成应变弛豫半导体层的方法，其中，在半导体基底的表面中形成多孔区。在多孔区上形成与半导体基底晶格匹配的第一半导体层。在第一半导体层上形成第二半导体层，第二半导体层形成为应变层。然后，弛豫第二半导体层。
应变方法形成半导体半导体器件

[发明专利]半导体存储装置及其制造方法-CN201910090397.0有效
发明人：大贺淳;原川秀明;永岛贤史;福田夏树 -专利权人：铠侠股份有限公司
申请日： 2019-01-30 - 公布日： 2023-07-18 - 主分类号： H10B41/27 文献下载
摘要：实施方式涉及半导体存储装置及其制造方法。实施方式的半导体存储装置包括：第1层叠体，包括第1半导体层、第1存储膜、多个第1布线层、第2半导体层、第2存储膜以及多个第2布线层；接合部件，设置于第1半导体层以及第2半导体层上；第1层，配置在接合部件的上方，覆盖第1半导体层以及第1存储膜；第2层，配置在接合部件的上方，覆盖第2半导体层以及第2存储膜；以及第2层叠体。第2层叠体包括第3半导体层、第3存储膜、多个第3布线层、第4半导体层、第4存储膜以及多个第4布线层。第5半导体层设置于第1层与第2层之间，将第3半导体层与第4半导体层电连接并且电连接于接合部件。
半导体存储装置及其制造方法

[发明专利]半导体装置-CN201910128015.9有效
发明人：东和幸;香西昌平 -专利权人：株式会社东芝
申请日： 2019-02-20 - 公布日： 2023-09-08 - 主分类号： H01L27/088 文献下载
摘要：本发明的实施方式关于半导体装置。实施方式的半导体装置具备：第1半导体层；第2半导体层；第1多层布线层，设置在第1半导体层与第2半导体层之间，具有多个第1导电层；第2多层布线层，设置在第1多层布线层与第2半导体层之间，具有多个第2导电层；第1晶体管，具有第1半导体层中的第1杂质区域；第2晶体管，具有第2半导体层中的第2杂质区域；第1孔，将第1半导体层、第1多层布线层、第2多层布线层及第2半导体层贯通；第2孔，将第1半导体层、第1多层布线层、第2多层布线层及第2半导体层贯通；第1电极，设置在第1多层布线层中；及第2电极，设置在第1多层布线层中，夹着第1孔而与第1电极对置。
半导体装置