专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果314435个,建议您升级VIP下载更多相关专利
  • [发明专利]计算超晶格材料界面热阻的方法-CN200910217466.6无效
  • 孙兆伟;张兴丽 - 哈尔滨工业大学
  • 2009-12-30 - 2010-06-30 - C09K5/14
  • 计算超晶格材料界面热阻的方法,涉及计算超晶格材料界面热阻,解决了目前通过理论和实验方法不能准确分析超晶格材料传热机理的问题,具体步骤如下:A建立超晶格材料的非平衡态分子动力学导热模型;B设定导热模型粒子的初始状态,将系统温度调整到要求温度,标定超晶格材料中粒子在要求温度下的速度;C确定粒子间的作用势能;D计算超晶格材料中粒子间的作用力;E根据牛顿第二定律,求得超晶格材料中粒子的运动方程,积分运动方程,求得超晶格材料中粒子的运动速度;F运用非平衡态分子动力学方法求解超晶格结构的界面热阻。本发明适用于超晶格材料热导率研究领域,评价不同因素对界面热阻的影响。
  • 计算硅锗超晶格材料界面方法
  • [发明专利]SOI衬底的形成方法-CN201210071755.1无效
  • 陈勇 - 中芯国际集成电路制造(上海)有限公司
  • 2012-03-16 - 2013-09-18 - H01L21/762
  • 一种SOI衬底的形成方法,包括:提供第一基片和第二基片,在所述第一基片表面形成层;在所述层表面形成顶层层;在所述顶层层的第二表面形成第一绝缘层;利用离子注入工艺使得所述层或第一基片内形成离子注入层;将所述第二基片与所述第一绝缘层进行粘合;对所述第一基片、层进行第一退火处理,使得所述层或第一基片在离子注入层的位置发生开裂;除去所述顶层层表面的层和/或所述层表面的部分第一基片,形成由于所述离子注入层的位置位于所述第一基片或层内,不位于所述顶层层内,所述第一基片或层开裂对所述顶层层的厚度不会产生影响,使得所述顶层层的厚度容易控制。
  • soi衬底形成方法
  • [发明专利]一种非选择性生长外延的方法-CN200910199435.2有效
  • 黄锦才 - 上海宏力半导体制造有限公司
  • 2009-11-26 - 2010-06-09 - C30B25/02
  • 本发明提供了一种非选择性生长外延的方法。现有技术使用高达1100摄氏度的高温氢气烘烤易影响热预算的降低,并且未在形成单晶层和多晶层前先沉积籽层,从而造成多晶层颗粒较大,并影响两者间的连接质量。本发明先对晶圆进行氢氟酸清洗为最后步骤的化学清洗,之后再对晶圆进行800至950摄氏度的氢气烘烤,再通过CVD工艺在单晶区和隔离结构区上先沉积籽层,之后通过CVD工艺生成单晶层和多晶层,最后通过本发明通过降低烘烤温度降低了热预算,另可提高单晶层和多晶层之间的连接质量,并可降低使用所述外延作为基极的HBT的基极电阻,HBT的频率性能也相应得到提高。
  • 一种选择性生长外延方法
  • [发明专利]和III-V混合共平面的SOI半导体结构及其制备方法-CN201110126382.9有效
  • 狄增峰;卞剑涛;张苗;王曦 - 中国科学院上海微系统与信息技术研究所
  • 2011-05-16 - 2012-11-21 - H01L29/78
  • 本发明提供了一种和III-V混合共平面的SOI半导体结构及其制备方法。绝缘体上和III-V族半导体材料共平面异质集成的半导体结构包含至少一个形成在绝缘层上的衬底,而另一衬底是被形成在半导体上的III-V族半导体材料。形成该半导体结构的制备方法包括:制备全局绝缘体上衬底结构;在绝缘体上衬底结构上制备III-V族半导体材料层;进行第一次光刻,将图形化窗口刻蚀至层以形成凹槽;在所述凹槽中制备侧墙;采用选择性外延制备薄膜;进行化学机械研磨以获得和III-V族半导体材料共平面的异质集成半导体结构;去除侧墙及紧靠侧墙处的缺陷层部分;实现和III-V族半导体材料之间的隔离;通过形成MOS结构制备包含沟道PMOS和III-V
  • iii混合平面soi半导体结构及其制备方法
  • [发明专利]FD-SOI衬底结构及器件结构-CN202010404719.7在审
  • 徐大朋;薛忠营;罗杰馨;柴展 - 上海功成半导体科技有限公司
  • 2020-05-14 - 2021-11-19 - H01L27/12
  • 本发明提供一种FD‑SOI衬底结构及器件结构,FD‑SOI衬底结构包括依次层叠的基底、埋氧化层、顶层及氮氧化层。本发明的衬底结构采用顶层及氮氧化层的堆栈结构,顶层作为器件的沟道,不需要进行掺杂且厚度较薄,可以大幅降低源漏极之间的泄漏电流,另一方面,顶层可大幅提高空穴迁移率,进而提高器件性能。顶层上覆盖氮氧化层,可以有效防止沟道表面形成溶于水的GeO2或易挥发的GeO,提高器件的稳定性。
  • fdsoi衬底结构器件
  • [发明专利]一种纳米线的制作方法-CN201610613954.9在审
  • 王勇;王瑛;丁超 - 东莞华南设计创新院;广东工业大学
  • 2016-07-29 - 2016-12-14 - H01L21/205
  • 本发明公布了一种纳米线的方法。其步骤如下:(1)准备一基半导体衬底作为基片;(2)在该基片上生长40纳米的P型掺杂的半导体沟道层A;(3)在该基片上生长40纳米厚的P型掺杂的材料牺牲层B;(4)在该基片上生长的40纳米的P型掺杂的半导体沟道层C;(5)在该基片上生长40纳米厚的P型掺杂的材料牺牲层D;(6)在该基片上生长40纳米氮化硅介质层;(7)在该基片上采用电子束光刻与剥离的方法沉积40纳米宽的金属铂;(8)利用金属铂为掩膜,采用ICP刻蚀的方法,刻蚀氮化硅掩膜层、牺牲层B、沟道层B、牺牲层A、沟道层A和衬底;(9)去除金属铂;(10)采用选择性腐蚀的方法腐蚀牺牲层;(11)去除氮化硅掩膜层,形成双层纳米线。
  • 一种纳米制作方法
  • [发明专利]HBT晶体管及其版图结构和其制造方法-CN201210460981.9有效
  • 苏庆;张强;金锋;苗彬彬 - 上海华虹宏力半导体制造有限公司
  • 2012-11-15 - 2014-05-21 - H01L29/737
  • 本发明公开了一种HBT晶体管,包括:位于衬底上的隔离区,位于隔离区之间的N型注入区,位于隔离区下侧N型注入区两侧的N型重掺杂区,位于隔离区底侧与N型注入区和N型重掺杂区相接的P型浅埋层,位于隔离区和N型注入区上方的区,位于区上方的氧化隔离物,位于氧化隔离物和区上方的多晶层,侧墙位于区和多晶层的两侧,N型重掺杂区通过深通孔引出形成集电极,区、多晶层通过接触孔引出形成发射机、基极;其中,多晶层的面积小于区的面积。本发明还公开了所述HBT晶体管的版图结构和制造方法。本发明的HBT晶体管在不改变集电区的厚度和掺杂浓度前提下,能提高器件的击穿电压。
  • 锗硅hbt晶体管及其版图结构制造方法
  • [发明专利]形成半导体结构的方法-CN200610147017.5无效
  • K·里姆;C·H·沃恩;J·J·埃利斯-莫纳甘;W·K·汉森;R·J·珀特尔;H·S·韦德曼;B·J·格林 - 国际商业机器公司
  • 2006-11-13 - 2007-06-06 - H01L21/8238
  • 本发明提供制造一种半导体结构的方法,所述半导体结构在其不同区域包括异质硅化物或化物。异质硅化物或化物形成在半导体层、导电层或二者中。根据本发明,本发明方法使用顺序沉积不同金属和构图的组合,以在半导体芯片不同区域中形成不同硅化物或化物。该方法包括:提供含Si层或Ge层,其具有至少第一区域和第二区域;在所述第一或第二区域中的一个上形成第一硅化物或化物;以及在所述不包括所述第一硅化物或化物的另一个区域上形成第二硅化物或化物,其在组成上不同于所述述第一硅化物或化物,其中所述形成所述第一和第二硅化物或化物的步骤顺序进行或在单个步骤中进行。
  • 形成半导体结构方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top