“芯片布局”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果563376个，建议您升级VIP下载更多相关专利

[发明专利]一种节省芯片面积的布局结构及制备方法-CN201811159253.8在审
发明人：王锐;李景琼 -专利权人：广芯微电子（广州）股份有限公司
申请日： 2018-09-30 - 公布日： 2019-02-15 - 主分类号： G06F17/50 文献下载
摘要：本发明属于芯片布局设计技术领域，特别是涉及一种节省芯片面积的布局结构及制备方法。本发明主要是结合AIO的流程，在数字货币矿机芯片或者高性能并行计算芯片中，合理利用设计rule,改变模块形状将芯片corner面积浪费降低到最低的一种芯片布局结构。通过切除核心模块直角转角，将切除直角转角的核心模块设置于芯片角，并且切除角相对芯片sealring拐角放置；并且通过增加切除直角转角的核心模块的宽度或长度使切除直角转角的核心模块的面积不变。从而来实现芯片面积的减小。
芯片核心模块直角转角切除布局结构制备设计技术领域芯片布局结构并行计算模块形状数字货币芯片布局芯片角拐角减小矿机

[发明专利]对芯片中的海量模块进行阵列布局的方法-CN200710139510.7有效
发明人：张卫华;曹纯;廖春连;李斌;田素雷;周永川 -专利权人：中国电子科技集团公司第五十四研究所
申请日： 2007-09-28 - 公布日： 2008-02-13 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种对芯片中的海量模块进行阵列布局的方法，它涉及集成电路领域中对数字信号处理芯片版图进行合理布局的技术。本发明基于传统的模块布局原则，根据模块在逻辑上的相关性，参考标准单元的阵列方式来排布模块。应用本方法，优点是改善了由传统的模块靠边布局造成的引线过长、个别延时难以满足的问题，同时减轻了模块过多给芯片面积带来的压力。从而本发明能够实现对芯片海量模块设计的版图优化。
芯片中的海量模块进行阵列布局方法

[发明专利]MEMS芯片集成的封装结构及封装方法-CN201610139406.7有效
发明人：万里兮;马力;付俊;豆菲菲 -专利权人：华天科技（昆山）电子有限公司
申请日： 2016-03-11 - 公布日： 2018-06-29 - 主分类号： B81B7/00 文献下载
摘要：本发明公开了一种MEMS芯片集成的封装结构及封装方法，通过重布局金属线路将ASIC芯片的电性导出至与需要键合的MEMS芯片焊球相对应位置，并使MEMS芯片焊球与重布局金属线路相键合，可满足不同尺寸的MEMS芯片与ASIC芯片之间的封装要求，适用于所有的MEMS芯片封装；通过先形成包覆ASIC芯片、重布局金属线路及MEMS芯片正面的塑封层；再通过金属互连结构将ASIC芯片焊垫的电性引出至ASIC芯片背面，可使封装后的结构含有MEMS芯片及ASIC芯片的功能，且可以与其他功能芯片进行键合，实现芯片堆叠，适应更多的功能需求。
封装金属线路键合封装结构电性焊球金属互连结构相对应位置功能芯片功能需求散热性佳芯片堆叠制造工艺塑封层包覆导出焊垫背面

[发明专利]电脑可读取记录介质及其提取三维芯片的寄生参数的方法-CN202210092614.1在审
发明人：林志岳;林峻毅;刘上裕;白洁茹 -专利权人：联华电子股份有限公司
申请日： 2022-01-26 - 公布日： 2023-08-04 - 主分类号： G06F30/392 文献下载
摘要：本发明公开一种内储程序的电脑可读取记录介质以及其提取三维芯片的寄生参数的方法，其中该提取三维芯片的寄生参数的方法的步骤包含提供一具有多个裸片的三维芯片、将该些裸片的个别布局合并成一共同布局、根据该共同布局建立该些裸片的共同电路布局验证文件以及共同布局参数提取文件、根据该些个别布局建立每一该些裸片的个别电路布局验证文件以及个别布局参数提取文件、根据该共同电路布局验证文件以及该共同布局参数提取文件产生一共同网表、根据该些个别电路布局验证文件以及该些个别布局参数提取文件产生对应的个别网表
电脑读取记录介质及其提取三维芯片寄生参数方法

[发明专利]一种芯片封装结构及其制造方法-CN201910520072.1在审
发明人：任玉龙;孙鹏;曹立强 -专利权人：上海先方半导体有限公司
申请日： 2019-06-17 - 公布日： 2019-09-06 - 主分类号： H01L23/538 文献下载
摘要：本发明公开了一种芯片封装结构，包括：塑封层；第一芯片，所述第一芯片包覆在所述塑封层内，且所述第一芯片具有第一芯片焊盘；转接板，所述转接板的第一面与所述塑封层、第一芯片背面相连，所述转接板具有芯片嵌入槽和导电通孔；引线，所述引线电连接所述第一芯片焊盘至所述导电通孔；第二芯片，所述第二芯片设置在所述转接板的所述芯片嵌入槽中，且所述第二芯片与所述第一芯片背对背；填胶层，所述填胶层填充所述第二芯片与所述芯片嵌入槽之间的间隙，并覆盖除第二芯片焊盘位置外的所述第二芯片；重新布局布线层，设置在所述转接板的第二面，且所述重新布局布线层与所述导电通孔、所述第二芯片焊盘电连接；介质层，所述介质层设置在所述转接板的第二面，用于所述重新布局布线层的层间和同层金属间的绝缘保护；以及外接焊球，所述外接焊球与所述重新布局布线层电连接。
芯片转接板芯片焊盘布线层导电通孔电连接嵌入槽塑封层芯片封装结构第二面介质层焊球填胶外接绝缘保护芯片背面背对背芯片包层间填充金属覆盖制造

[发明专利]芯片、布局设计系统与布局设计方法-CN202011030123.1在审
发明人：宋廉祥 -专利权人：瑞昱半导体股份有限公司
申请日： 2020-09-27 - 公布日： 2022-04-05 - 主分类号： G06F30/392 文献下载
摘要：本发明的芯片包括第一电路系统以及第二电路系统。第一电路系统包括多个第一电路，其中所述第一电路在一时间点具有一第一功率消耗。
芯片布局设计系统方法

[发明专利]一种面向小芯片的VLSI标准单元布局方法及相关设备-CN202310380003.1在审
发明人：卢狄;蔡述庭;揭智伟;高怀恩 -专利权人：广东工业大学
申请日： 2023-04-11 - 公布日： 2023-07-07 - 主分类号： G06F30/327 文献下载
摘要：本发明提供了一种面向小芯片的VLSI标准单元布局方法及相关设备，包括：步骤1，获取目标电路图的网表、工艺库信息以及布局约束信息；步骤2，将网表表示为超图模型，根据超图模型的连通性对超图模型进行划分，得到划分结果；步骤3，根据工艺库信息和布局约束信息，以裸片的半周线长为优化目标，在裸片上对划分结果进行全局布局，得到标准单元布局结果；步骤4，在标准单元布局结果的基础上对互连端子进行布局，得到目标电路图在裸片上的布局结果；与现有技术相比，提高了大型芯片加工的合格率，降低了设计的复杂度，加快了芯片的制造周期。
一种面向芯片 vlsi 标准单元布局方法相关设备

[实用新型]一种用于三维扇出型封装的塑封结构-CN201922218952.1有效
发明人：戴风伟;曹立强 -专利权人：上海先方半导体有限公司;华进半导体封装先导技术研发中心有限公司
申请日： 2019-12-06 - 公布日： 2020-06-30 - 主分类号： H01L25/065 文献下载
摘要：本实用新型公开了一种用于三维扇出型封装的塑封结构，包括：第一芯片；第一塑封层，所述第一塑封层包覆所述第一芯片；第一塑封层导电通孔，所述第一塑封层导电通孔贯穿所述第一塑封层；第一布局布线层，所述第一布局布线层设置在所述第一塑封层的上方，且与所述第一塑封层导电通孔电连接；第二芯片，所述第二芯片设置在所述第一布局布线层的上方，且与第一布局布线层电连接；第二塑封层，所述第二塑封层包覆所述第二芯片和所述第一塑封层顶面和侧面，底面与所述第二塑封层的底面基本齐平；第二布局布线层，所述第二布局布线层设置在所述第二塑封层的下面，与所述第一塑封层导电通孔电连接；以及外接焊球，所述外接焊球与所述第二布局布线层电连接。
一种用于三维扇出型封装塑封结构

[发明专利]芯片布局方法、装置、电子设备和存储介质-CN202310137322.X在审
发明人：靳松;刘桂林;王海力 -专利权人：京微齐力（北京）科技股份有限公司
申请日： 2023-02-20 - 公布日： 2023-04-21 - 主分类号： G06F30/392 文献下载
摘要：本申请提供一种芯片布局方法、芯片布局装置、电子设备和计算机可读存储介质。方法包括：根据目标单元的名称，确定目标单元对应的功能模块；对芯片的单元进行搜索，找到与目标单元关联的关联单元；将目标单元和关联单元布局在功能模块对应的区域内。根据本申请，能够将相互关联的单元布局在同一区域内，提升了总体性能，降低了延迟。
芯片布局方法装置电子设备存储介质

[发明专利]一种本地存储器布局方法-CN201510717117.6有效
发明人：蒋中华;黄攀 -专利权人：京微雅格（北京）科技有限公司
申请日： 2015-10-29 - 公布日： 2023-04-18 - 主分类号： G06F30/392 文献下载
摘要：本发明涉及一种本地存储器布局方法，该方法包括：对用户设计模块中的本地存储器进行芯片逻辑资源的映射；进行所述映射后逻辑资源的约束检测和冲突分析。本发明通过对不同种类的本地存储器进行资源映射，使得芯片逻辑资源上进行统一的混合布局，能够对不同种类的本地存储器进行混合约束下的布局优化，从而避免布局冲突，同时节省芯片逻辑资源。
一种本地存储器布局方法

[发明专利]一种PCB芯片布局结构及应用该结构的电子终端-CN201210382314.3无效
发明人：汪小雄 -专利权人：共青城赛龙通信技术有限责任公司
申请日： 2012-10-10 - 公布日： 2013-04-10 - 主分类号： H05K1/18 文献下载
摘要：本发明公开了一种PCB芯片布局结构及应用该结构的电子终端，PCB芯片布局结构包括PCB、CPU、PMU；所述CPU与所述PMU分别位于所述PCB的两个面上，所述PMU和所述CPU在PCB上的投影部分或全部重叠应用该结构的电子终端包括PCB芯片布局结构，所述PCB布局布线结构包括PCB、CPU、PMU；所述CPU与所述PMU分别位于所述PCB的两个面上，所述PMU和所述CPU在PCB上的投影部分或全部重叠。
一种 pcb 芯片布局结构应用电子终端

[发明专利]混搭不同等级LED芯片的布局方法及显示装置-CN201910212282.4在审
发明人：廖建硕 -专利权人：台湾爱司帝科技股份有限公司
申请日： 2019-03-20 - 公布日： 2020-06-23 - 主分类号： H01L33/00 文献下载
摘要：本发明公开一种混搭不同等级LED芯片的布局方法及显示装置，混搭不同等级LED芯片的布局方法包括：首先，提供多个第一LED芯片以及多个第二LED芯片，第一LED芯片与第二LED芯片具有不同的芯片等级。接着，将多个第一LED芯片与多个第二LED芯片交替设置在电路基板上。借此，本发明可达到混搭不同等级LED芯片的效果。
不同等级 led 芯片布局方法显示装置

[发明专利]印刷电路板及其布局方法和电子设备-CN201910434472.0在审
发明人：蔡晓茁;延双虎;易定海;朱浩;李华明 -专利权人：辉达公司
申请日： 2019-05-23 - 公布日： 2020-11-24 - 主分类号： H05K1/18 文献下载
摘要：本发明提供一种印刷电路板及其布局方法和电子设备，该印刷电路板上布局有第一处理器芯片和第二处理器芯片，其中：所述第一处理器芯片布局在所述印刷电路板的第一面上；所述第二处理器芯片布局在所述印刷电路板的第二面上；以及所述印刷电路板上设置有第一通孔，所述第一处理器芯片的部分引脚经由所述第一通孔与所述第二处理器芯片的部分引脚相连。本发明所提供的印刷电路板及其布局方法和电子设备将两个处理器芯片布局在印刷电路板的不同面上，并通过在印刷电路板上设置通孔来使得两个处理器芯片的部分引脚穿过印刷电路板彼此连接，不仅大大节省了印刷电路板上的空间
印刷电路板及其布局方法电子设备

[实用新型]一种避光电子标签的芯片封装结构-CN201620044455.8有效
发明人：彭天柱;马纪丰;李广立 -专利权人：华大半导体有限公司
申请日： 2016-01-06 - 公布日： 2016-08-17 - 主分类号： G06K19/077 文献下载
摘要：本实用新型提供了一种避光电子标签的芯片封装结构，其包括基材、芯片、芯片下面的两层金属、与芯片连接的金属焊盘、连接芯片与焊盘的金属线和油墨，所述基材收容所述金属，所述芯片下面的两层金属布局在基材的两面，其中，所述芯片下方紧贴着其中一层金属布局，且所述芯片在该金属上的投影完全落在金属里，所述芯片与所述金属焊盘通过所述金属线连接，所述油墨布局在所述芯片下方与芯片不相连的另一层金属下方，且所述芯片在油墨上的投影完全落在油墨里，所述油墨到所述芯片的方向为光照射方向。
一种避光电子标签芯片封装结构

[发明专利]一种FPGA芯片布线方法-CN201510795414.2有效
发明人：刘桂林 -专利权人：京微雅格（北京）科技有限公司
申请日： 2015-11-18 - 公布日： 2021-05-07 - 主分类号： G06F30/347 文献下载
摘要：本发明涉及一种FPGA芯片布线方法，该方法包括：进行FPGA芯片布局并且得到芯片各单元布局后的坐标；根据FPGA芯片的布线模式，获取和该模式对应的预存布线编码信息；根据各单元布局后的坐标确定该单元对应的编码本发明通过获取FPGA芯片中布线模式的布线编码信息，然后根据预先存储的布线编码信息，在实际布线过程中进行合理的剪枝，进而提高布线速度，减少时间的延迟。
一种 fpga 芯片布线方法