“芯片布局”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果563376个，建议您升级VIP下载更多相关专利

[发明专利]一种芯片布局方法、装置、存储介质和电子设备-CN202010812473.7在审
发明人：姜倩文;张浩;陈丽莉;韩鹏;何惠东;石娟娟 -专利权人：京东方科技集团股份有限公司;北京京东方光电科技有限公司
申请日： 2020-08-13 - 公布日： 2020-11-17 - 主分类号： G06F30/392 文献下载
摘要：本公开提供了一种芯片布局方法、装置、存储介质和电子设备，其中，该芯片布局方法包括获取待布局芯片执行的逻辑图以及待布局芯片对应的设备列表；利用预先训练好的布局模型，基于逻辑图和设备列表确定待布局芯片的布局图；其中，布局图至少包括每个设备在待布局芯片中的放置位置。本公开利用预先训练好的布局模型来进行芯片布局，可通过逻辑图和设备列表快速得到待布局芯片的布局图，相较于人工进行芯片布局极大的缩短了消耗的时间，提高了芯片布局的效率；并且，利用训练好的布局模型进行大量的机器运算，相较于人工计算准确性较高，也即提高了芯片布局的准确性。
一种芯片布局方法装置存储介质电子设备

[发明专利]信号仿真方法-CN200910207064.8无效
发明人：曾慧玉 -专利权人：英业达股份有限公司
申请日： 2009-10-27 - 公布日： 2011-05-11 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及一种信号仿真方法，包含下列步骤：提供芯片模型表格；撷取布局文件，其中布局文件包含多个芯片布局数据；根据各布局文件的芯片布局数据，通过芯片模型表格搜寻对应芯片布局数据的多个芯片模型数据；根据被搜寻到的芯片模型数据产生芯片模型数据文件；以及使信号仿真程序读取布局文件及芯片模型数据文件，以进行信号仿真。
信号仿真方法

[发明专利]一种芯片全局布局方法-CN201610857686.5有效
发明人：李明;樊平 -专利权人：京微齐力（北京）科技有限公司
申请日： 2016-09-27 - 公布日： 2019-08-13 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及一种芯片全局布局方法。本发明实施例提供一种芯片全局布局方法，包括：根据芯片结构创建多个密度箱，并获取网表；根据布局算法为芯片进行初始布局，将多个实例分别映射至对应的密度箱，而后判断芯片布局是否满足全局布局结束条件；当不满足时，获取并计算芯片上多个箱集合的集合密度；将集合密度大于密度因子的箱集合作为种子箱集合，并按照集合密度从大到小的顺序依次对种子箱集合进行扩展，直至种子箱集合的集合密度小于密度因子；判断芯片布局是否满足全局布局结束条件，当芯片布局满足全局布局结束条件，结束布局。该方法极大的降低了芯片全局布局的迭代次数，在降低了全局布局时间的同时,使得实例的分布更为均匀。
一种芯片全局布局方法

[发明专利]芯片排版方法及装置、计算机可读存储介质、终端设备-CN202211460806.X有效
发明人：请求不公布姓名 -专利权人：全芯智造技术有限公司
申请日： 2022-11-18 - 公布日： 2023-03-17 - 主分类号： G06F30/392 文献下载
摘要：一种芯片排版方法及装置、计算机可读存储介质、终端设备，该方法包括：获取晶圆中用于排版的排版区域，以及多个待布局芯片的尺寸；改变多个待布局芯片的摆放顺序，基于多个待布局芯片的尺寸在排版区域中对多个待布局芯片进行多次布局，获得多个布局结果，每一布局结果包括多个待布局芯片在排版区域中的摆放位置；获取每一个布局结果所对应的排版区域面积利用率，并基于面积利用率确定最终布局结果，以获得待布局芯片在排版区域中的最终摆放位置。本申请能够提升芯片排版时的排版效率以及提高晶圆的面积利用率。
芯片排版方法装置计算机可读存储介质终端设备

[发明专利]芯片布局方法、装置及电子设备-CN202210220746.8在审
发明人：不公告发明人 -专利权人：上海壁仞智能科技有限公司
申请日： 2022-03-08 - 公布日： 2022-06-07 - 主分类号： G06F30/392 文献下载
摘要：本发明提供一种芯片布局方法、装置及电子设备，所述方法包括：解析待布局芯片的初始DEF文件，确定待布局芯片的属性信息，并通过视图组件显示属性信息，以使用户基于显示的属性信息确定布局指令；在检测到布局指令的情况下，基于布局指令调整待布局芯片的位置，并基于待布局芯片调整后的位置信息更新初始DEF文件或生成新DEF文件。本发明通过初始DEF文件即可显示待布局芯片的属性信息，提高了运行效率，且本发明基于待布局芯片调整后的位置信息更新初始DEF文件或生成新DEF文件，以便下次可以直接读取更新的初始DEF文件或新DEF文件，从而可以快速在视图组件中显示调整位置后的待布局芯片信息，加快了FCFP的迭代速度。
芯片布局方法装置电子设备

[发明专利]芯片布局方法、装置、设备及存储介质-CN202210864630.8在审
发明人：王宇杰 -专利权人：北京市商汤科技开发有限公司
申请日： 2022-07-21 - 公布日： 2022-11-01 - 主分类号： G06F30/392 文献下载
摘要：本申请实施例公开了一种芯片布局方法、装置、设备及存储介质，其中，所述芯片布局方法包括：获取待布局芯片中的至少两个组件；获取第n‑1轮在芯片板上已摆放组件的位置信息和所述第n‑1轮的评估信息，所述评估信息包括对所述芯片板上所述已摆放组件对应的布局图进行性能评估得到的信息；所述n为大于1的整数；基于所述第n‑1轮在芯片板上已摆放组件的位置信息和所述第n‑1轮的评估信息，对第n轮在所述芯片板上相邻摆放的两个组件之间的距离进行调整，直至所述第n轮的评估信息指示所述芯片板上的布局图满足预设布局指标；将满足所述预设布局指标对应的所述芯片板上的布局图，确定为所述待布局芯片的目标布局图。
芯片布局方法装置设备存储介质

[发明专利]具有多个芯片和芯片载体的布局以及处理布局-CN201410143414.X有效
发明人： M·莱度特克;E·富尔古特 -专利权人：英飞凌科技股份有限公司
申请日： 2014-04-10 - 公布日： 2018-03-27 - 主分类号： H01L23/31 文献下载
摘要：本发明的实施例涉及具有多个芯片和芯片载体的布局以及处理布局。在各种实施例中，提供布局。该布局可以包括多个芯片；承载所述多个芯片的芯片载体，所述芯片载体包括芯片载体凹口；以及包封材料，包封所述芯片载体并填充所述芯片载体凹口；其中所述包封材料的外周没有凹陷。
具有芯片载体布局以及处理

[发明专利]一种三维芯片的布局方法、装置及终端设备-CN202210296612.4在审
发明人：涂宏斌;刘雨芃;赵瑞敏;徐学明;徐任玉 -专利权人：中国长城科技集团股份有限公司
申请日： 2022-03-24 - 公布日： 2022-07-01 - 主分类号： G06F30/392 文献下载
摘要：本申请适用于计算机技术领域，提供了一种三维芯片的布局方法、装置及终端设备，所述方法包括：获取多个待布局芯片的至少一个初始布局结果；将至少一个初始布局结果输入至已训练的功耗预测模型进行处理，得到至少一个初始布局结果中每个初始布局结果对应的功耗预测值，功耗预测模型为以带有功耗预测值的芯片布局结果作为训练集训练获得的神经网络；根据每个初始布局结果对应的功耗预测值，从至少一个初始布局结果中选取最终布局结果。本申请提供的三维芯片的布局方法考虑到了功耗对三维芯片布局的影响，不仅提高了三维芯片的布局准确率，还降低了三维芯片的功耗，进而延长了三维芯片的使用寿命。
一种三维芯片布局方法装置终端设备

[发明专利]一种用于芯片布局问题的多目标分层强化学习方法-CN202310386626.X在审
发明人：欧阳雅捷 -专利权人：暨南大学
申请日： 2023-04-12 - 公布日： 2023-07-07 - 主分类号： G06F30/392 文献下载
摘要：本发明提出了一种基于带约束强化学习的芯片布局优化方法，属于电子工程领域，方法包括：收集芯片设计信息指标，对信息指标和芯片布局进行预处理，定义强化学习空间；对芯片布局进行优化训练；对多目标芯片布局进行高效优化；验证和调整芯片布局；对芯片布局进行后处理。本发明将芯片布局问题分解为多个子问题，并使用分层强化学习算法(如分层深度Q网络)来优化各个子问题，将多目标强化学习应用于芯片布局设计具有明显的必要性和优势。此外，通过与其他优化算法相结合，多目标强化学习方法在芯片布局设计领域具有广泛的应用前景。
一种用于芯片布局问题多目标分层强化学习方法

[发明专利]一种用于芯片的蛋糕式集成电路布局方法及系统-CN202010965471.1有效
发明人：王锐;谭钰鑫;李建军;王亚波;莫军 -专利权人：广芯微电子（广州）股份有限公司
申请日： 2020-09-14 - 公布日： 2021-07-06 - 主分类号： G06F30/392 文献下载
摘要：本发明公开了一种用于芯片的蛋糕式集成电路布局方法及系统，所述方法包括：获取芯片前端提供的电路网络信息网表后进行关联分析，得到若干个寄存器之间的功能关联表和逻辑关联表；根据所述芯片布局时使用的各个功能模块确定对应所需的标准单元库，并按照所述功能模块的面积大小进行先后排序；根据所述功能关联表、逻辑关联表以及所述标准单元库，结合靠芯片边界摆放原则，将所述芯片分为若干个功能区域后进行芯片的蛋糕式布局。本发明采用独特的芯片蛋糕式布局方法，提高在布局时数目较多且大小不一的功能模块布局的灵活性，避免芯片布局时出现杂乱复杂的问题，并减小芯片布局所需的面积，有效利用布线资源和提高布通率，降低芯片布局的成本。
一种用于芯片蛋糕集成电路布局方法系统

[发明专利]一种三维芯片布局的方法-CN201911306933.2有效
发明人：蒋中华;王海力;马明 -专利权人：京微齐力(北京)科技有限公司
申请日： 2019-12-18 - 公布日： 2023-08-22 - 主分类号： G06F30/392 文献下载
摘要：本发明涉及一种三维FPGA芯片设计的布局方法，首先使用二维芯片的平面布局方法，以及三维芯片的电路面积和元器件容量，来模拟三维芯片，二维平面布局结果产生后，再对其进行三维芯片的层次划分，最后将所有划分后的分层布局垂直叠加为三维芯片布局这种三维芯片布局方法相对于现有方法：布局质量更好，布局结果具有更多解；主要工作量集中到二维模拟部分，减少软件工程的复杂度；可以更好的复用当前软件流程，加快三维布局软件开发进度。
一种三维芯片布局方法

[发明专利]基于云平台的芯片多端协同设计方法及系统-CN202210160536.4有效
发明人：侯宁;王新刚;石磊;卢亚鹏;陈英;陈婧薇;陈嘉浩;边策 -专利权人：河南城建学院
申请日： 2022-02-22 - 公布日： 2023-03-21 - 主分类号： G06F30/392 文献下载
摘要：本发明提供了一种基于云平台的芯片多端协同设计方法及系统，其中，基于云平台的芯片多端协同设计方法包括：为每个芯片设计端分配设计任务，每个芯片设计端分别根据设计任务对模块进行布局，将布局结果定时上传至云平台；云平台基于每次接收到的所有芯片设计端的布局结果求解最优布局结果，并根据每个芯片设计端的布局结果与最优布局结果计算设计任务的重布局代价指数和每个芯片设计端的设计能力指数，在进行下一次设计任务分配时将重布局代价指数高的设计任务分配给设计能力指数高的芯片设计端本发明可以减少复杂芯片的设计周期，减少设计错误，提高芯片的设计效率，降低芯片设计对技术能力和工作经验的依赖程度。
基于平台芯片多端协同设计方法系统

[发明专利]一种芯片布局方法、装置、计算机设备及介质-CN202210851852.6在审
发明人：涂宏斌;王昊天;赵瑞敏;张鲁峰;杨先明;徐学明;徐任玉;胡昕岳;高晨;章翔;刘雨芃 -专利权人：中国长城科技集团股份有限公司;湖南长城科技信息有限公司
申请日： 2022-07-20 - 公布日： 2022-11-08 - 主分类号： G06F30/392 文献下载
摘要：本申请实施例适用于芯片技术领域，提供了一种芯片布局方法、装置、计算机设备及介质，所述方法包括：确定芯片的外部接口和内部接口，所述内部接口为所述芯片的元器件的端口；根据所述外部接口和所述内部接口，构建目标函数，所述目标函数用于描述所述芯片的绕线长度；通过预设的遗传算法，确定所述目标函数的目标值，所述目标值用于确定所述芯片的第一布局图；基于属于内部芯片的所述元器件的工作温度，确定所述芯片的第二布局图；对所述第一布局图和所述第二布局图进行图像融合，得到所述芯片的目标布局图。通过上述方法，能够在芯片布局时兼顾绕线长度和芯片温度。
一种芯片布局方法装置计算机设备介质

[发明专利]神经形态芯片中计算核的布局的方法、装置及设备-CN201811509500.2有效
发明人：马骋;赵琦;裴京;施路平 -专利权人：清华大学
申请日： 2018-12-11 - 公布日： 2023-06-20 - 主分类号： G06N3/063 文献下载
摘要：本申请涉及一种神经形态芯片中计算核的布局的方法、装置及设备。所述方法包括：获取神经形态芯片中计算核的布局所需的路由策略及路由包传播模式；根据所述路由策略以及所述路由包传播模式，选择约束条件；根据所述约束条件，执行预设算法，检测所述神经形态芯片中计算核的布局是否存在路由死锁风险；若所述神经形态芯片中计算核的布局不满足所述约束条件，所述神经形态芯片中计算核的布局存在所述路由死锁风险，则对所述神经形态芯片中计算核的布局重新进行所述预设算法，并将所述神经形态芯片中计算核的布局进行更新，直到所述神经形态芯片中计算核的布局满足所述约束条件，得到目标神经形态芯片中计算核的布局。
神经形态芯片计算布局方法装置设备

[发明专利]半导体封装的设计系统与方法、制造装置、和半导体封装-CN201310574528.5有效
发明人：郑载勋;李源喆;千宁会;黃普善;黄赞硕 -专利权人：三星电子株式会社
申请日： 2013-11-15 - 公布日： 2018-08-07 - 主分类号： G06F17/50 文献下载
摘要：提供了一种用于使用计算系统设计半导体封装的系统，该系统包括：虚拟堆叠模块，被配置为接收第一芯片的布局参数、第二芯片的布局参数、以及封装基板的布局参数，并且响应于第一芯片、第二芯片、和封装基板的布局参数在封装基板上生成多个虚拟布局，其中第一和第二芯片堆叠在所述多个虚拟布局中；建模模块，被配置为响应于所述虚拟布局对第一和第二芯片以及封装基板的操作参数建模；和特性分析模块，被配置为响应于所建模的操作参数分析所述虚拟布局的操作特性。
半导体封装设计系统方法制造装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条