专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果9583324个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体装置和包括其的数据存储系统-CN202310246985.5在审
  • 李呈焕;权裕珍;刘在洪;赵显敏 - 三星电子株式会社
  • 2023-03-15 - 2023-09-19 - H10B41/27
  • 该半导体装置包括在半导体衬底上的堆叠结构。该堆叠结构包括第一栅极堆叠组和第二栅极堆叠组,第一栅极堆叠组包括多个间隔开的第一栅电极,第二栅极堆叠组包括多个间隔开的第二栅电极。第二栅极堆叠组在第一栅极堆叠组上延伸,使得第一栅极堆叠组在第二栅极堆叠组与衬底之间延伸。提供多个有源沟道结构,该多个有源沟道结构竖直地穿透第二栅极堆叠组作为上沟道结构并且竖直地穿透第一栅极堆叠组作为下沟道结构。提供竖直地穿透第二栅极堆叠组但不穿透第一栅极堆叠组的多个伪沟道结构
  • 半导体装置包括数据存储系统
  • [发明专利]半导体结构及其制造方法-CN202110204690.2在审
  • 杨盛玮 - 长江存储科技有限责任公司
  • 2021-02-23 - 2021-06-15 - H01L29/423
  • 本发明实施例提供了一种半导体结构及其制造方法,其中,半导体结构包括:位于衬底上的第一栅极堆叠结构和第二栅极堆叠结构;所述第一栅极堆叠结构和第二栅极堆叠结构之间通过隔离结构隔开;所述第一栅极堆叠结构能够承受的最大电压与所述第二栅极堆叠结构能够承受的最大电压的差值大于预设值;位于所述衬底中,且位于所述第一栅极堆叠结构一侧的第一漏区;位于所述衬底中,且位于所述第一栅极堆叠结构和所述第一漏区之间的第一轻掺杂漏区;位于所述第一轻掺杂漏区上的第三栅极堆叠结构;所述第三栅极堆叠结构用于作为所述第一轻掺杂漏区的控制栅极
  • 半导体结构及其制造方法
  • [发明专利]半导体器件及包括其的数据存储系统-CN202211285735.4在审
  • 金俊亨;李昇珉;韩相凡;任峻成 - 三星电子株式会社
  • 2022-10-20 - 2023-04-28 - H10B43/35
  • 一种半导体器件包括堆叠结构,该堆叠结构包括栅极堆叠区和虚设堆叠区。栅极堆叠区包括交替堆叠的层间绝缘层和栅电极。虚设堆叠区包括交替堆叠的虚设绝缘层和虚设水平层。分离结构穿透堆叠结构。垂直存储结构在第一区域中穿透栅极堆叠区。多个栅极接触结构在第二区域中电连接到栅电极。栅电极包括第一栅电极和设置在比第一栅电极的水平高的水平上的第二栅电极。每个栅极接触结构包括栅极接触插塞和第一绝缘间隔物。栅极接触插塞包括第一栅极接触插塞和第二栅极接触插塞,第一栅极接触插塞穿透第二栅电极并接触第一栅电极,第二栅极接触插塞接触第二栅电极。
  • 半导体器件包括数据存储系统
  • [发明专利]半导体元件及其制备方法-CN202210094612.6在审
  • 吴智琮 - 南亚科技股份有限公司
  • 2022-01-26 - 2022-10-21 - H01L23/522
  • 本公开提供一种在环绕式栅极晶体管之间具有气隙的半导体元件以及该半导体元件的制备方法。该半导体元件具有一第一栅极堆叠以及一第二栅极堆叠,设置在一半导体基底上。该第一栅极堆叠与该第二栅极堆叠至少其中一个具有多个栅极层,且该第一栅极堆叠与该第二栅极堆叠之间具有一气隙。该半导体元件亦具有一第一栅极结构以及一第二栅极结构,分别设置在该第一栅极堆叠与该第二栅极堆叠上;以及一第一介电层,围绕该第一栅极结构的各下侧壁以及该第二栅极结构的各下侧壁。该第一栅极结构的一宽度大于该第一栓塞的一宽度。
  • 半导体元件及其制备方法
  • [发明专利]半导体装置结构的形成方法-CN201811314088.9有效
  • 萧怡瑄;古淑瑗;洪志昌;杨宜伟;孙志铭 - 台湾积体电路制造股份有限公司
  • 2018-11-06 - 2023-05-23 - H01L29/423
  • 一种半导体装置结构的形成方法,包括:形成一第一虚设栅极堆叠和一第二虚设栅极堆叠于一半导体基板之上;形成一介电层于半导体基板之上以围绕第一虚设栅极堆叠和第二虚设栅极堆叠;移除第一虚设栅极堆叠和第二虚设栅极堆叠以形成一第一沟槽和一第二沟槽于介电层中;分别形成一第一金属栅极堆叠和一第二金属栅极堆叠于第一沟槽和第二沟槽中;部分地移除第一金属栅极堆叠、第二金属栅极堆叠、和介电层以形成一凹陷,其中凹陷穿过第一金属栅极堆叠和第二金属栅极堆叠;以及形成一绝缘结构以至少部分地填充凹陷
  • 半导体装置结构形成方法
  • [发明专利]半导体器件及其制造方法-CN202110863853.8在审
  • 程仲良 - 台湾积体电路制造股份有限公司
  • 2021-07-29 - 2021-11-19 - H01L27/088
  • 该半导体器件包括衬底、设置在衬底上的鳍结构、设置在鳍结构上的源/漏(S/D)区以及设置在邻近S/D区的鳍结构上的栅极结构栅极结构包括设置在鳍结构上的栅极堆叠件和设置在栅极堆叠件上的栅极盖帽结构栅极盖帽结构包括设置在栅极堆叠件上的导电栅极盖帽和设置在导电栅极盖帽上的绝缘栅极盖帽。半导体器件还包括设置在栅极堆叠件上方的第一接触结构。第一接触结构的部分设置在栅极盖帽结构内并且通过导电栅极盖帽的部分与栅极堆叠件分离。
  • 半导体器件及其制造方法
  • [发明专利]存储器结构及其制造方法-CN201910136912.4有效
  • 张文岳 - 力晶积成电子制造股份有限公司
  • 2019-02-25 - 2023-05-05 - H10B41/30
  • 本发明公开一种存储器结构及其制造方法。在所述存储器结构中,第一介电层位于基底上;栅极堆叠结构位于第一介电层上;栅极堆叠结构包括字符线、抹除栅极与第二介电层;第二介电层位于字符线与抹除栅极之间;第三介电层位于栅极堆叠结构的表面上;浮置栅极位于栅极堆叠结构之间,且各自位于对应的栅极堆叠结构的侧壁上;浮置栅极的顶面低于抹除栅极的顶面;第四介电层覆盖第一介电层、第三介电层与浮置栅极;控制栅极位于浮置栅极之间的第四介电层上;掺杂区位于栅极堆叠结构的两侧的基底中。
  • 存储器结构及其制造方法
  • [发明专利]存储元件及其制造方法-CN201610666685.2有效
  • 庄哲辅;廖修汉;蔡耀庭 - 华邦电子股份有限公司
  • 2016-08-15 - 2022-05-10 - H01L27/11521
  • 本发明涉及一种存储元件及其制造方法,所述存储元件包括基底与栅极结构栅极结构位在基底上。栅极结构包括堆叠栅极以及位在堆叠栅极旁的选择栅极。选择栅极的最高顶面低于堆叠栅极的最高顶面。通过在现有的存储元件的堆叠栅极区域中形成堆叠栅极与选择栅极。在不增加栅极面积的情况下,本发明存储元件可具有高程序化效率、减少干扰、增加数据保持与循环耐久裕度、低功率消耗以及避免过度抹除等功效。
  • 存储元件及其制造方法
  • [发明专利]半导体器件及其制造方法-CN201210067446.7有效
  • 殷华湘;付作振;徐秋霞;赵超;陈大鹏 - 中国科学院微电子研究所
  • 2012-03-14 - 2013-09-18 - H01L29/423
  • 本发明公开了一种半导体器件,包括衬底、衬底上的多个栅极堆叠结构、每个栅极堆叠结构两侧的多个栅极侧墙结构、每个栅极侧墙结构两侧衬底中的多个源漏区,多个栅极堆叠结构包括多个第一栅极堆叠结构和多个第二栅极堆叠结构,其中第一栅极堆叠结构包括第一栅极绝缘层、第一功函数金属层、第二功函数金属扩散阻挡层、栅极填充层,第二栅极堆叠结构包括第二栅极绝缘层、第一功函数金属层、第二功函数金属层、栅极填充层,其特征在于:第一功函数金属层具有第一应力,栅极填充层具有第二应力。通过形成不同应力的两个金属栅极层,从而有效、精确地向不同MOSFET的沟道区施加不同的应力,简单高效地提高了器件载流子迁移率,从而提高了器件性能。
  • 半导体器件及其制造方法
  • [发明专利]半导体器件及其制造方法-CN201210067312.5有效
  • 殷华湘;徐秋霞;赵超;陈大鹏 - 中国科学院微电子研究所
  • 2012-03-14 - 2013-09-18 - H01L27/092
  • 本发明公开了一种半导体器件,包括衬底、衬底上的多个栅极堆叠结构、每个栅极堆叠结构两侧的多栅极侧墙结构、每个栅极侧墙结构两侧衬底中的多源漏区,多个栅极堆叠结构包括多个第一栅极堆叠结构和多个第二栅极堆叠结构,其中第一栅极堆叠结构包括第一栅极绝缘层、第一功函数金属层、第二功函数金属扩散阻挡层、栅极填充层,该功函数接近价带(导带)边。第二栅极堆叠结构包括第二栅极绝缘层、改性的第一功函数金属层、第二功函数金属层、栅极填充层,其特征在于:第二功函数金属层包括注入的调节功函数掺杂离子,同时部分扩散到其下的第一功函数层调节阈值,使该栅极的功函数接近导带(价带)边与原有的第一功函数相对,从而精确调节栅极功函数。
  • 半导体器件及其制造方法
  • [发明专利]三维AND快闪存储器元件及其制造方法-CN202210227743.7在审
  • 李冠儒 - 旺宏电子股份有限公司
  • 2022-03-07 - 2023-09-12 - H10B43/35
  • 本发明公开了一种三维AND快闪存储器元件及其制造方法,该三维AND快闪存储器元件包括:栅极堆叠结构、通道堆叠结构、源极柱与漏极柱以及多个电荷存储结构栅极堆叠结构位于介电基底上,其中所述栅极堆叠结构包括彼此交替堆叠的多个栅极层与多个绝缘层。通道堆叠结构延伸穿过所述栅极堆叠结构,其中所述通道堆叠结构包括彼此间隔开的多个通道环。源极柱与漏极柱位于所述通道堆叠结构内且分别与所述多个通道环电性连接。多个电荷存储结构位于所述多个栅极层与所述多个通道环之间。
  • 三维and闪存元件及其制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top