“存储晶体管”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4797873个，建议您升级VIP下载更多相关专利

[发明专利]3D存储器件的编程方法-CN202110017380.X在审
发明人：魏文喆;刘红涛 -专利权人：长江存储科技有限责任公司
申请日： 2021-01-07 - 公布日： 2021-04-23 - 主分类号： G11C16/10 文献下载
摘要：本申请公开了一种3D存储器件的编程方法，包括：预充电阶段，经由源极线提供预充电压以提高多个存储晶体管的沟道区电压；以及编程阶段，在多个存储晶体管中的选定存储晶体管的栅极导体上施加编程电压以写入数据，在多个存储晶体管中的未选定存储晶体管的栅极导体上施加导通电压以减小编程干扰，其中，多个存储晶体管中的未选定存储晶体管包括与选定存储晶体管紧邻的第一组存储晶体管，在预充电阶段，在第一组存储晶体管的栅极导体上施加预充电偏置电压以减小沟道区的电子浓度。该编程方法可以抑制选定存储晶体管的编程电压对未选定存储晶体管的编程干扰。
存储器件编程方法

[发明专利]3D存储器件的编程方法-CN202110099637.0在审
发明人：魏文喆;游开开;贾建权;刘红涛;曾洋 -专利权人：长江存储科技有限责任公司
申请日： 2021-01-25 - 公布日： 2021-05-18 - 主分类号： G11C5/14 文献下载
摘要：本申请公开了一种3D存储器件的编程方法，包括：在预充电阶段，经由位线提供预充电压以提高多个存储晶体管的沟道区电压；以及在编程阶段，在多个存储晶体管中的选定存储晶体管的栅极导体上施加编程电压以写入数据，在多个存储晶体管中的未选定存储晶体管的栅极导体上施加导通电压以减小编程干扰，其中，多个存储晶体管中的未选定存储晶体管包括与选定存储晶体管紧邻的第一组存储晶体管，在预充电阶段，在第一组存储晶体管的栅极导体上施加预充电偏置电压以减小沟道区的电子浓度。该编程方法可以抑制选定存储晶体管的编程电压对未选定存储晶体管的编程干扰。
存储器件编程方法

[发明专利]一种存储单元和存储阵列阵列的存储结构及其工艺方法-CN202210804361.6在审
发明人：朱正勇;康卜文;赵超 -专利权人：北京超弦存储器研究院
申请日： 2022-07-07 - 公布日： 2022-11-01 - 主分类号： H01L27/108 文献下载
摘要：本申请实施例公开了一种存储单元和存储阵列的存储结构及其工艺方法，该存储单元包括设置为读晶体管的第一晶体管以及设置为写晶体管的第二晶体管；第一晶体管包含第一栅极和第二栅极，第一晶体管和第二晶体管通过第二栅极相连；该存储结构包括：第一晶体管的结构以及第二晶体管的结构；其中，所述第一晶体管的结构和所述第二晶体管的结构上下堆叠；所述第二栅极设置为连接所述第二晶体管的结构和所述第一晶体管的结构。该实施例方案通过将写晶体管设置于读晶体管顶部，使得两个晶体管仅占用一个晶体管的面积，减小了占用面积，为该存储结构的产品化提供了技术基础。
一种存储单元阵列结构及其工艺方法

[发明专利]SRAM存储单元、存储阵列及存储器-CN201410234170.6有效
发明人：王林 -专利权人：展讯通信（上海）有限公司
申请日： 2014-05-29 - 公布日： 2018-01-26 - 主分类号： G11C11/413 文献下载
摘要：本发明涉及一种SRAM存储单元、存储阵列及存储器。所述SRAM存储单元包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第一传输晶体管、第二传输晶体管、第一双栅PMOS晶体管、第二双栅PMOS晶体管、第一双栅NMOS晶体管及第二双栅NMOS晶体管。本发明能够解决SRAM存储单元可能存在的写入操作失败的问题。
sram 存储单元阵列存储器

[发明专利]只读式存储单元及其相关的存储单元阵列-CN202011154014.0在审
发明人：孙文堂 -专利权人：力旺电子股份有限公司
申请日： 2020-10-26 - 公布日： 2021-05-14 - 主分类号： G11C16/04 文献下载
摘要：本发明公开一种只读式存储单元的存储单元阵列，包括一第一存储状态存储单元与一第二存储状态存储单元。该第一存储状态存储单元包括：一第一晶体管与一第二晶体管。该第一晶体管连接至一源极线与一字符线。该第二晶体管连接至该第一晶体管与一第一位线。该第二存储状态存储单元包括：一第三晶体管与一第四晶体管。该第三晶体管连接至该源极线与该字符线。该第四晶体管连接至该第三晶体管与一第二位线，该第四晶体管的栅极端连接至该第三晶体管的栅极端。
只读存储单元及其相关阵列

[发明专利]带有选择栅极晶体管的NAND结构-CN201780005097.7有效
发明人： J.萨布德;J.帕查穆图;P.拉布金 -专利权人：桑迪士克科技有限责任公司
申请日： 2017-02-13 - 公布日： 2022-01-11 - 主分类号： G11C16/04 文献下载
摘要：描述了通过使用NAND串的不同部分之间的一个或多个层选择栅极晶体管来改善非易失性存储器的性能的系统和方法。第一存储器串层可以包括第一组存储器单元晶体管，第一组存储器单元晶体管可以被编程以储存第一组数据，并且第二存储器串层可以包括第二组存储器单元晶体管，第二组存储器单元晶体管布置在第一组晶体管上方并且可以被编程以储存第二组数据在第一组存储器单元晶体管与第二组存储器单元晶体管之间可以包括与第一组存储器单元晶体管和第二组存储器单元晶体管串联的层选择栅极晶体管。层选择栅晶体管可以包括可编程的晶体管或不可编程的晶体管。
带有选择栅极晶体管 nand 结构

[发明专利]一次编程存储电路及其操作方法-CN201510275061.3有效
发明人：李帆;李焱 -专利权人：矽力杰半导体技术(杭州)有限公司
申请日： 2015-05-26 - 公布日： 2020-06-19 - 主分类号： G11C17/08 文献下载
摘要：公开了一种一次编程存储电路及其操作方法。一次编程存储电路包括：存储单元，包括具有浮栅的第一存储晶体管和第二存储晶体管，分别用于存储不同的第一逻辑值和第二逻辑值；写入电路，包括第一晶体管和第二晶体管，分别与第一存储晶体管和第二存储晶体管相连接，用于分别对第一存储晶体管和第二存储晶体管进行编程；读取电路，包括第三晶体管和第四晶体管，用于将存储单元的第一逻辑值和第二逻辑值转换成不同电平的输出信号；以及第一开关和第二开关，分别连接在第一存储晶体管和第三晶体管之间以及第二存储晶体管和第三晶体管之间该一次编程存储电路可以获得可靠的输出信号并且响应速度快。
一次编程存储电路及其操作方法

[发明专利]组合静态随机存取存储器和掩模只读存储器存储单元-CN200610076750.2无效
发明人：廖修汉;陈立业 -专利权人：连邦科技股份有限公司
申请日： 2002-07-31 - 公布日： 2006-10-04 - 主分类号： G11C17/10 文献下载
摘要：本发明提出了一种组合静态随机存取存储器和掩模只读存储器存储单元，其特征在于，包括有一静态随机存取单元以及一只读存储单元，其中该静态随机存取单元用以作为随机存取的存储单元，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管，该第一晶体管、该第二晶体管、该第三晶体管和该第四晶体管形成一正反器，该第一晶体管与该第三晶体管互补，该第二晶体管与该第四晶体管互补，该只读存储单元用以永久保存数据，包括有一第七晶体管；该只读存储单元是位于一形成该第五晶体管与该第六晶体管的多晶硅区与一源极接触点所在的主动区延伸部所交错的十字区中，使得该只读存储单元位于该静态随机存取存储单元中。
组合静态随机存取存储器只读存储器存储单元

[发明专利]可用于逻辑芯片存储器的基于铁电的存储器单元-CN201910170977.0在审
发明人： T.拉克什特;B.J.奥布拉多维克;J.A.基特尔;R.M.哈彻 -专利权人：三星电子株式会社
申请日： 2019-03-07 - 公布日： 2019-10-29 - 主分类号： H01L27/11507 文献下载
摘要：描述了一种存储器单元和利用该存储器单元的方法。存储器单元包括至少一个铁电晶体管(FE晶体管)和与FE晶体管耦合的至少一个选择晶体管。FE晶体管包括用于存储数据的铁电电容器和晶体管。在一些方面，存储器单元由FE晶体管和选择晶体管组成。在一些方面，FE晶体管的晶体管包括源极、漏极和与铁电电容器耦合的栅极。在这方面，选择晶体管包括选择晶体管源极、选择晶体管漏极和选择晶体管栅极。在这方面，存储器单元的编程端口是选择晶体管源极或选择晶体管漏极。选择晶体管源极和漏极中的另一个耦合到铁电电容器。
选择晶体管存储器单元晶体管铁电电容器漏极源极晶体管耦合铁电晶体管存储器编程端口存储数据逻辑芯片铁电材料耦合到耦合的可用铁电

[发明专利]SRAM存储单元、存储阵列及存储器-CN201410235553.5有效
发明人：王林 -专利权人：展讯通信（上海）有限公司
申请日： 2014-05-29 - 公布日： 2017-11-21 - 主分类号： G11C11/419 文献下载
摘要：本发明涉及一种SRAM存储单元、存储阵列及存储器。所述SRAM存储单元包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第一传输晶体管、第二传输晶体管、第一双栅NMOS晶体管及第二双栅NMOS晶体管。本发明能够解决SRAM存储单元可能存在的写入操作失败的问题。
sram 存储单元阵列存储器

[发明专利]SRAM存储单元、存储阵列及存储器-CN201410234140.5有效
发明人：王林 -专利权人：展讯通信（上海）有限公司
申请日： 2014-05-29 - 公布日： 2018-01-26 - 主分类号： G11C11/419 文献下载
摘要：本发明涉及一种SRAM存储单元、存储阵列及存储器。所述SRAM存储单元包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第一传输晶体管、第二传输晶体管、第一双栅PMOS晶体管及第二双栅PMOS晶体管。本发明能够解决SRAM存储单元可能存在的写入操作失败的问题。
sram 存储单元阵列存储器

[发明专利]半导体结构-CN202110402570.3在审
发明人：王晓光 -专利权人：长鑫存储技术有限公司
申请日： 2021-04-14 - 公布日： 2022-10-18 - 主分类号： H01L27/22 文献下载
摘要：本发明涉及一种半导体结构，包括：多个存储模块，存储模块包括：第一存储单元；第二存储单元，位于第一存储单元一侧；第三存储单元，位于第一存储单元的另一侧；第一晶体管，第一晶体管的第一端电连接至第一存储单元的输入端；第二晶体管，第二晶体管的第一端也电连接至第一存储单元的输入端；第三晶体管，第三晶体管的第一端电连接第二存储单元的输入端，且第三晶体管的沟道宽度大于第一晶体管的沟道宽度以及第二晶体管的沟道宽度；第四晶体管，第四晶体管的第一端电连接第三存储单元的输入端，且第四晶体管的沟道宽度大于第一晶体管的沟道宽度以及第二晶体管的沟道宽度。本申请能够有效提高存储单元的驱动电流。
半导体结构

[发明专利]半导体结构及其形成方法、半导体结构的测试方法-CN202310684944.4在审
发明人：骆中伟;蓝天 -专利权人：芯盟科技有限公司
申请日： 2023-06-09 - 公布日： 2023-09-12 - 主分类号： H01L23/544 文献下载
摘要：所述半导体结构包括：衬底，包括存储区域和测试区域；存储结构，位于存储区域，存储结构至少包括间隔排布的多个存储单元，存储单元包括存储晶体管、以及位于存储晶体管上方且与存储晶体管电连接的电荷存储器；测试结构，位于测试区域，测试结构至少包括间隔排布的多个测试单元、以及位于测试单元上方的引出结构，测试单元包括测试晶体管，引出结构与测试晶体管电连接，测试晶体管的结构与存储晶体管的结构相同。本发明能够通过对测试晶体管性能的测试间接获得存储晶体管的测试结果，从而实现对存储晶体管性能的测试。
半导体结构及其形成方法测试

[发明专利]存储器单元及存储器阵列-CN201611154298.7有效
发明人：吴孟益;翁伟哲;陈信铭 -专利权人：力旺电子股份有限公司
申请日： 2016-12-14 - 公布日： 2020-04-24 - 主分类号： G11C17/16 文献下载
摘要：本发明公开了一种存储器阵列包括复数个存储器单元，每一存储器单元包括第一选择晶体管、第一接续栅极晶体管、反熔丝晶体管、第二接续栅极晶体管及第二选择晶体管。第二接续栅极晶体管及第二选择晶体管会与第一接续栅极晶体管及第一选择晶体管以反熔丝晶体管为中心互相对成排列。透过两个接续栅极晶体管及两个选择晶体管所形成的对称路径，就能够减少存储器单元中晶体管的栅极宽度以及晶体管之间的隔离结构，进而减少存储器阵列所需的芯片面积。
存储器单元阵列

[发明专利]一种物理空间交错式抗单粒子临近效应的静态存储单元-CN201110031829.4有效
发明人：谢成民;王忠芳;李如美;吴龙胜;刘佑宝 -专利权人：中国航天科技集团公司第九研究院第七七一研究所
申请日： 2011-01-28 - 公布日： 2011-09-07 - 主分类号： G11C11/412 文献下载
摘要：本发明公开了一种物理空间交错式抗单粒子临近效应的静态存储单元，包括A存储单元晶体管和B存储单元晶体管，A存储单元晶体管由设置于硅衬底上的A存储单元第一访问晶体管AMG1、A存储单元第二访问晶体管AMG2、A存储单元第一上拉晶体管AMP1、A存储单元第二上拉晶体管AMP2、A存储单元第一下拉晶体管AMN1和A存储单元第二下拉晶体管AMN2构成；B存储单元晶体管还由设置于硅衬底上的B单元第一访问晶体管BMG1、B单元第二访问晶体管BMG2、B单元第一上拉晶体管BMP1、B单元第二上拉晶体管BMP2、B单元第一下拉晶体管BMN1和B单元第二下拉晶体管BMN2构成。采用本发明可有效降低临近效应，从而增大存储单元SEU的临界电荷，提高抗单粒子性能。
一种物理空间交错式抗单粒子临近效应静态存储单元

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条