“G11C17/08”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果44个，建议您升级VIP下载更多相关专利

[发明专利]包括OTP存储器单元的存储器设备及其编程方法-CN201810491944.1有效
发明人：李相锡 -专利权人：三星电子株式会社
申请日： 2018-05-21 - 公布日： 2023-08-11 - 主分类号： G11C17/08 文献下载
摘要：一种存储器设备，包括：主一次可编程(OTP)存储器单元，连接到主字线和主位线；冗余OTP存储器单元，连接到冗余字线和冗余位线；和输入/输出电路，所述输入/输出电路被配置为，在对所述主OTP存储器单元和所述冗余OTP存储器单元进行编程的编程操作期间，使所述主位线和所述冗余位线电分离以及形成到所述主位线的第一编程电流路径和到冗余位线的第二编程电流路径，其中，所述第一编程电流路径与所述第二编程电流路径彼此独立。
包括 otp 存储器单元设备及其编程方法

[发明专利]存储器结构和存储器版图-CN202110601636.1在审
发明人：赵阳;车载龙 -专利权人：长鑫存储技术有限公司
申请日： 2021-05-31 - 公布日： 2022-12-16 - 主分类号： G11C17/08 文献下载
摘要：本申请实施例提供一种存储器结构和存储器版图，包括：存储阵列，且每一存储阵列都包括多个存储单元；读写转换电路，设置在第一方向上的相邻两个存储阵列之间，读写转换电路在第二方向上排列，且具有第二方向上的对称轴，用于将外部数据写入存储单元，或将存储单元的数据读出；感测放大电路，根据对称轴对称设置在相邻两个存储阵列之间，且耦合相邻存储阵列的存储单元；偏压触点结构，设置在读写转换电路之间的间隙中，用于设置偏压触点结构所在阱区的偏置电压；其中，在第一方向上，与偏压触点结构相邻的感测放大电路与读写转换电路的距离和与偏压触点结构的距离相等；以平衡设置在存储阵列之间的不同感测放大器中MOS管的体偏置电压。
存储器结构版图

[发明专利]只读存储器数据自动刷新装置及方法、微控制器-CN202110300714.4在审
发明人：邱伟宏 -专利权人：深圳芯力电子技术有限公司
申请日： 2021-03-22 - 公布日： 2021-06-15 - 主分类号： G11C17/08 文献下载
摘要：本发明公开了一种只读存储器数据自动刷新装置及方法、微控制器，其中该只读存储器数据自动刷新装置包括：接口，用于将用户输入的待刷新数据输入至控制模块；控制模块，用于暂存待刷新数据；生成控制信号；所述控制信号用于控制只读存储器根据待刷新数据进行数据刷新；向只读存储器发送待刷新数据和控制信号。本发明中通过设置接口和控制模块，可实现对连接的只读存储器进行数据的自动刷新，避免了技术下需经人工对只读存储器进行拆卸处理，而造成的人力物力浪费以及成本的增加的问题，节约了人力物力以及成本；同时，通过自动化实现只读存储器的数据刷新，避免了现有技术下因反复邮寄造成客户不便的问题，提升了用户的使用体验。
只读存储器数据自动刷新装置方法控制器

[实用新型]器件和存储器-CN201922328536.7有效
发明人： S·德努尔梅;P·康德利耶;J·达米安;F·马里内特 -专利权人：意法半导体有限公司;意法半导体(鲁塞)公司
申请日： 2019-12-23 - 公布日： 2020-07-21 - 主分类号： G11C17/08 文献下载
摘要：本公开涉及器件和存储器。一种器件包括第一开关、第一不可逆地可编程的存储器点、以及与第一不可逆地可编程的存储器点并联耦合的第二不可逆地可编程的存储器点。第一开关和第一与第二不可逆地可编程的存储器点的并联组合被串联耦合在第一节点和第二节点之间。
器件存储器

[实用新型]器件和存储器-CN201922328679.8有效
发明人： S·德努尔梅;P·康德利耶 -专利权人：意法半导体有限公司
申请日： 2019-12-23 - 公布日： 2020-07-21 - 主分类号： G11C17/08 文献下载
摘要：本公开涉及器件和存储器。一种器件包括至少三个存储器单元。针对每个单元，存在第一掺杂的半导体区域和将该单元耦合至第一区域的开关。第一掺杂的半导体区将第一区域连接在一起。一种存储器可以包括多个器件。例如，单元可以被布置成矩阵，每个器件限定矩阵的一行。
器件存储器

[发明专利]电子芯片存储器-CN201911337268.3在审
发明人： S·德努尔梅;P·康德利耶;J·达米安;F·马里内特 -专利权人：意法半导体有限公司;意法半导体(鲁塞)公司
申请日： 2019-12-23 - 公布日： 2020-06-30 - 主分类号： G11C17/08 文献下载
摘要：本公开涉及电子芯片存储器。一种器件包括第一开关、第一不可逆地可编程的存储器点、以及与第一不可逆地可编程的存储器点并联耦合的第二不可逆地可编程的存储器点。第一开关和第一与第二不可逆地可编程的存储器点的并联组合被串联耦合在第一节点和第二节点之间。
电子芯片存储器

[发明专利]一次编程存储电路及其操作方法-CN201510275061.3有效
发明人：李帆;李焱 -专利权人：矽力杰半导体技术(杭州)有限公司
申请日： 2015-05-26 - 公布日： 2020-06-19 - 主分类号： G11C17/08 文献下载
摘要：公开了一种一次编程存储电路及其操作方法。一次编程存储电路包括：存储单元，包括具有浮栅的第一存储晶体管和第二存储晶体管，分别用于存储不同的第一逻辑值和第二逻辑值；写入电路，包括第一晶体管和第二晶体管，分别与第一存储晶体管和第二存储晶体管相连接，用于分别对第一存储晶体管和第二存储晶体管进行编程；读取电路，包括第三晶体管和第四晶体管，用于将存储单元的第一逻辑值和第二逻辑值转换成不同电平的输出信号；以及第一开关和第二开关，分别连接在第一存储晶体管和第三晶体管之间以及第二存储晶体管和第三晶体管之间，用于在写入操作中断开读取电路，以及在读取操作中连接读取电路。该一次编程存储电路可以获得可靠的输出信号并且响应速度快。
一次编程存储电路及其操作方法

[发明专利]自参考存储器装置-CN201880060765.0在审
发明人： R·穆泽托 -专利权人：美光科技公司
申请日： 2018-08-21 - 公布日： 2020-05-05 - 主分类号： G11C17/08 文献下载
摘要：本文描述自参考存储器装置、技术及方法。自参考存储器装置可包含铁电存储器单元。所述自参考存储器装置可经配置以基于使用所述铁电存储器单元产生的状态信号及使用所述铁电存储器单元产生的参考信号来确定存储在存储器单元中的逻辑状态。所述铁电存储器单元的板线的偏置可用以产生在存取操作的第一时间周期期间产生所述状态信号以及在所述存取操作的第二时间周期期间产生所述参考信号所需的电压。描述与自参考存储器装置有关的程序及操作。
参考存储器装置

[发明专利]ROM单元及其读取方法和装置-CN201410513640.2有效
发明人：于跃;黄瑞锋;吴守道;王林 -专利权人：展讯通信（上海）有限公司
申请日： 2014-09-29 - 公布日： 2020-03-20 - 主分类号： G11C17/08 文献下载
摘要：一种ROM单元及其读取方法和装置，所述ROM单元包括：至少两个只读存储单元组，所述只读存储单元组包括第一晶体管、第二晶体管，所述第一晶体管和第二晶体管的栅端分别与第一字线和第二字线连接，所述第一晶体管和第二晶体管共用同一源端和同一漏端，且所述漏端适于根据所述只读存储单元组中存储的信息，空置或分别与第一位线、所述第二位线或者第三位线连接。上述的方案可以提高ROM单元的存储密度。
rom 单元及其读取方法装置

[发明专利]一种OTP ROM的单向比特错误纠正方法-CN201610444153.4有效
发明人：林豪;展睿 -专利权人：乐鑫信息科技(上海)股份有限公司
申请日： 2016-06-20 - 公布日： 2019-12-10 - 主分类号： G11C17/08 文献下载
摘要：本发明公开了一种OTP ROM的单向比特错误纠正方法，包括：将比特信息进行纠错编码并烧录至OTP ROM；在上电初始化的过程中，将OTP ROM中读取的硬比特信息，转换为软比特信息；在上电初始化过程中通过软比特解码器进行纠错解码。本发明的优点是：利用了通信芯片本身暂时闲置的解码模块，不需要额外的硬件资源，同时可以给OTP ROM提供更强的纠错能力，增强了芯片应用的稳定性，延长了芯片使用寿命，并大大降低了芯片生产中的废片率。
一种 otp rom 单向比特错误纠正方法

[发明专利]ROM单元及其读取方法和装置、存储器-CN201410821883.2有效
发明人：于跃;王林;吴守道;黄瑞锋 -专利权人：展讯通信（上海）有限公司
申请日： 2014-12-19 - 公布日： 2019-07-02 - 主分类号： G11C17/08 文献下载
摘要：一种ROM单元及其读取方法和装置、存储器，所述ROM单元包括：至少一列MOSFET，每列MOSFET包括两个以上依次耦接的MOSFET，各个所述MOSFET分别具有栅端、第一有源区和第二有源区，且相邻的两个MOSFET之相邻的有源区共用，其中，所述MOSFET的第一有源区适于根据与所述MOSFET相邻的同一列前一行的MOSFET中存储的信息，与地线、第一位线、第二位线或者第三位线选择连接；所述MOSFET的第二有源区适于根据所述MOSFET的第一有源区与地线、第一位线、第二位线或者第三位线之间的连接关系，以及所述MOSFET中存储的信息，与所述地线、所述第一位线、所述第二位线或者所述第三位线选择连接。上述的方案可以减小所述ROM单元的纵向尺寸，提高ROM单元的存储密度。
rom 单元及其读取方法装置存储器

[发明专利]ROM存储器的字线绑缚方法及ROM存储器-CN201611184623.4在审
发明人：于跃;郑坚斌;张琦瑢 -专利权人：展讯通信（上海）有限公司
申请日： 2016-12-20 - 公布日： 2018-06-26 - 主分类号： G11C17/08 文献下载
摘要：本发明提供一种ROM存储器的字线绑缚方法及ROM存储器。所述方法包括：将各条字线的金属字线与多晶硅字线在绑缚点进行绑缚，其中任意相邻两条字线的绑缚点位于不同的节点。本发明将绑缚点从统一节点改成非统一节点，能够节省绑缚占用的面积。
字线多晶硅字线金属字占用统一

[发明专利]ROM读数据内部时钟脉冲产生电路和方法-CN201510080743.9有效
发明人：潘炯;杨光华 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2015-02-15 - 公布日： 2017-10-24 - 主分类号： G11C17/08 文献下载
摘要：本发明公开了一种ROM读数据内部时钟脉冲产生电路，包括逻辑控制电路，参考位线充放电控制电路，灵敏放大电路，参考位线；参考位线的负载为可变更负载，可变更负载根据ROM数据码写入到ROM电路后ROM电路中的最大位线负载进行调整；参考位线充放电控制电路用于对参考位线进行充放电并得到参考位线的充放电时间；通过灵敏放大电路和逻辑控制电路产生内部时钟脉冲，内部时钟脉冲的脉冲宽度保证在读取最大位线负载所对应的位线上的数据时具有充足的时间余量来实现正确读取。本发明还公开了一种ROM读数据内部时钟脉冲产生方法。本发明能减少ROM功耗及读取时间。
rom 读数内部时钟脉冲产生电路方法

[发明专利]一种基于动态电阻单元的伪差分式半导体只读存储阵列-CN201610883758.3在审
发明人：郭轩;武锦;周磊;吴旦昱;刘新宇 -专利权人：中国科学院微电子研究所
申请日： 2016-10-10 - 公布日： 2017-05-10 - 主分类号： G11C17/08 文献下载
摘要：本发明公开了一种基于动态电阻单元的伪差分式半导体只读存储阵列，包括存储阵列单元、预充电单元、差分灵敏放大器，其特征在于，还包括动态电阻单元；存储阵列单元中每个存储单元漏极与差分位线相连，每个存储单元栅极与字线相连，源极接地；差分位线上端在位选信号的控制下经动态电阻单元输出给差分灵敏放大器，差分位线下端连接预充电单元。本发明的优点在于减小存储器的存取时间，提高存储器的共模噪声抑制能力。
一种基于动态电阻单元分式半导体只读存储阵列

[发明专利]降低存储阵列功耗的方法及装置、存储阵列的外围电路-CN201410437688.X在审
发明人：于跃;王林;黄瑞锋;吴守道 -专利权人：展讯通信（上海）有限公司
申请日： 2014-08-29 - 公布日： 2016-03-02 - 主分类号： G11C17/08 文献下载
摘要：一种降低存储阵列功耗的方法及装置、存储阵列的外围电路，所述方法包括：判断位线是否被位线解码电路选中；当确定所述位线是所述位线解码电路选中的位线时，将漏端与所述位线连接的晶体管的源端连接的接地控制单元打开；当确定所述位线非位线解码电路选中的位线时，将漏端与所述位线连接的晶体管的源端连接的接地控制单元断开。上述的方案可以有效降低只读存储单元的静态功耗和动态功耗。
降低存储阵列功耗方法装置外围电路

1
2
3
下一页»
尾页
共 44 条