“堆叠芯片”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果541886个，建议您升级VIP下载更多相关专利

[发明专利]用于芯片封装件的结构和形成方法-CN201610517172.5有效
发明人：魏文信;吴集锡;余振华;胡宪斌;侯上勇;陈伟铭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-07-01 - 公布日： 2019-08-30 - 主分类号： H01L23/31 文献下载
摘要：本发明提供了一种芯片封装件的结构和形成方法。该芯片封装件包括具有许多半导体管芯的芯片堆叠件。该芯片封装件还包括半导体芯片，且半导体芯片高于芯片堆叠件。该芯片封装件还包括覆盖芯片堆叠件的顶部和侧壁以及半导体芯片的侧壁的封装层。本发明实施例涉及用于芯片封装件的结构和形成方法。
用于芯片封装结构形成方法

[发明专利]半导体封装结构及其制造方法-CN202110821339.8在审
发明人：吕文隆 -专利权人：日月光半导体制造股份有限公司
申请日： 2021-07-20 - 公布日： 2021-11-02 - 主分类号： H01L25/065 文献下载
摘要：本公开提供的半导体封装结构及其制造方法，第一堆叠芯片组与第二堆叠芯片组之间通过电连接件(例如导电柱)上下堆栈，并实现电连接。由于第一堆叠芯片组与第二堆叠芯片组之间上下堆栈，因此不存在现有的堆栈式封装结构中堆叠芯片组与堆叠芯片组之间并列堆栈之间的空隙，并且也无需使用例如硅通孔(Through Silicon Via,TSV)或其他导通孔方式并搭配重布线层
半导体封装结构及其制造方法

[发明专利]一种半导体堆叠封装结构及其制造方法-CN201710192547.X在审
发明人：陈峥嵘 -专利权人：三星半导体（中国）研究开发有限公司;三星电子株式会社
申请日： 2015-07-31 - 公布日： 2017-07-04 - 主分类号： H01L25/065 文献下载
摘要：本发明提供了一种半导体堆叠封装结构及其制造方法。所述半导体堆叠封装结构包括基板；第二芯片，表面形成有多个焊料凸起；以及第一芯片，位于所述第二芯片上方，其中，所述第二芯片以倒装的方式通过所述多个焊料凸起与所述基板连接，所述第一芯片通过焊线与所述第二芯片连接根据本发明的示例性实施例的半导体堆叠封装结构及其制造方法能够确保半导体堆叠封装结构中的每个芯片均为良好的芯片，可以减小封装结构的尺寸，可以改善半导体堆叠封装结构的散热性，并且可以提高信号传输的效率。
一种半导体堆叠封装结构及其制造方法

[发明专利]三维通孔电极实现垂直堆叠全彩的Micro-LED芯片及其制备方法-CN202310790898.6在审
发明人：周圣军;周千禧;蒋晶晶 -专利权人：武汉大学
申请日： 2023-06-29 - 公布日： 2023-08-18 - 主分类号： H01L27/15 文献下载
摘要：本发明公开了一种三维通孔电极实现垂直堆叠全彩的Micro‑LED芯片及其制备方法。本发明的垂直堆叠全彩Micro‑LED芯片外延结构依次为衬底、蓝光LED、隧道结、未掺杂i‑layer、绿光LED、隧道结、未掺杂i‑layer、红光LED、隧道结。本发明利用隧道结连接不同发光芯片，从而实现芯片的堆叠，并采用三维电极打孔技术在垂直堆叠芯片上实现了对每种颜色芯片的单独控制，同时未掺杂的i‑layer可以有效地防止不同芯片之间的电流串扰。本发明的三维电极通孔的垂直堆叠Micro‑LED芯片避免了芯片的巨量转移，有效地降低了芯片的生产加工成本。
三维电极实现垂直堆叠全彩 micro led 芯片及其制备方法

[发明专利]多芯片堆叠器件-CN202080076665.4在审
发明人： B·C·盖德;S·P·扬 -专利权人：赛灵思公司
申请日： 2020-10-27 - 公布日： 2022-06-17 - 主分类号： H01L25/065 文献下载
摘要：本文描述的实例通常涉及具有竖直堆叠芯片的多芯片器件。在实例中，多芯片器件包括芯片堆叠。芯片堆叠包括基底芯片和多个可互换芯片。基底芯片直接接合到多个可互换芯片中的第一可互换芯片。多个可互换芯片中的每个相邻对以相应的相邻对中的一个芯片的前侧直接接合到相应的相邻对中的另一个芯片的背侧的定向直接接合在一起。可互换芯片中的每个可互换芯片中具有相同的处理集成电路和相同的硬件布局。芯片堆叠可以包括远端芯片，远端芯片可以直接接合到多个可互换芯片中的第二可互换芯片。
芯片堆叠器件

[发明专利]芯片尺寸晶圆级规模封装的动态随机存储器及其制造方法-CN201710912290.0有效
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2017-09-29 - 公布日： 2019-01-29 - 主分类号： H01L23/48 文献下载
摘要：本发明涉及半导体封装领域，公开了一种芯片尺寸晶圆级规模封装的动态随机存储器及其制造方法，该动态随机存储器包括堆叠芯片，所述堆叠芯片包括主芯片和控制芯片，所述主芯片和控制芯片层叠设置且所述控制芯片层叠在两个所述主芯片之间本发明通过将控制芯片层叠在堆叠芯片的其中两个主芯片之间，特别是层叠在堆叠芯片的中间层位置，使得各个主芯片与控制芯片之间的最大连接距离明显缩短，从而能够有效加快各芯片之间的信号传递，同时还能便于更好的控制动态随机存储器的信号噪音以及热问题
芯片尺寸晶圆级规模封装动态随机存储器及其制造方法

[发明专利]多芯片的封装结构-CN201710398633.6在审
发明人：金国庆 -专利权人：华进半导体封装先导技术研发中心有限公司
申请日： 2017-05-31 - 公布日： 2017-08-25 - 主分类号： H01L25/065 文献下载
摘要：本发明公开了一种多芯片的封装结构，包括多个芯片；基板，用于为多个芯片提供放置位，基板上刻穿有窗口；多个芯片堆叠于窗口的两侧；各个芯片的焊垫位于窗口的投影范围内。通过本发明，可以对各个芯片进行三维堆叠时增加封装密度，改善芯片堆叠的稳定性能。
芯片封装结构

[发明专利]芯片堆叠结构及其制作方法、芯片封装结构、电子设备-CN202080107430.7在审
发明人：高山;朱继锋;雷电 -专利权人：华为技术有限公司
申请日： 2020-12-28 - 公布日： 2023-08-22 - 主分类号： H01L21/768 文献下载
摘要：本申请实施例提供一种芯片堆叠结构及其制作方法、芯片封装结构、电子设备，涉及芯片技术领域，可以降低制作芯片堆叠结构的生产成本，提高生产效率。芯片堆叠结构包括依次堆叠的多个芯片以及设置于每个芯片有源面的第一重新布线层；多个芯片包括位于最外侧的第一芯片和第二芯片；第一芯片和第二芯片的无源面均朝向外侧，芯片堆叠结构还包括设置于第一芯片或第二芯片的无源面的第二重新布线层；或者，第二芯片无源面朝向外侧，第一芯片有源面朝向外侧，芯片堆叠结构还包括设置于第一芯片的有源面的第一电介质层和第二重新布线层，第一电介质层位于第一重新布线层和第二重新布线层之间；第二重新布线层通过第一过孔与至少一层第一重新布线层电连接
芯片堆叠结构及其制作方法封装电子设备

[发明专利]堆叠器件和堆叠器件的焊接方法-CN202110702509.0在审
发明人：陈羽;孔子文;郭超;薛飞;马富强;焦雪平 -专利权人：华为技术有限公司
申请日： 2021-06-24 - 公布日： 2022-12-27 - 主分类号： H01L25/065 文献下载
摘要：本申请提供一种堆叠器件和堆叠器件的焊接方法。本申请堆叠器件，其特征在于，包括：存储芯片、转接板和处理芯片；转接板焊接于存储芯片和处理芯片之间；其中，存储芯片的芯片管脚排布图和处理芯片的芯片管脚排布图不同；转接板的第一面的芯片管脚排布图和存储芯片的芯片管脚排布图相同，第一面是连接板与存储芯片焊接的一面；转接板的第二面的芯片管脚排布图和处理芯片的芯片管脚排布图相同，第二面是连接板与处理芯片焊接的一面；转接板上设置有金属走线，金属走线用于连通第一面的芯片管脚排布图和第二面的芯片管脚排布图本申请可以对pin map不同的存储芯片和处理芯片采用POP技术进行堆叠以形成堆叠器件。
堆叠器件焊接方法

[发明专利]芯片堆叠模式下PTP的实现方法及实现装置-CN201510649053.0在审
发明人：单哲;杨曙军;龚海东 -专利权人：盛科网络（苏州）有限公司
申请日： 2015-10-09 - 公布日： 2015-12-30 - 主分类号： H04J3/06 文献下载
摘要：本发明揭示了一种芯片堆叠模式下PTP的实现方法及实现装置，PTP报文按照从入端口芯片到出端口芯片的方向依次进入每个芯片，所述方法包括：每个芯片各自计算本芯片内的报文处理时延，并将计算出的所述处理时延写入PTP报文的CF字段，将PTP报文CF字段中的处理时延累加，得到多个堆叠芯片总的处理时延，完成PTP报文的处理。本发明节约了堆叠系统中芯片间的额外带宽占用，优化了芯片相关堆叠功能的设计。
芯片堆叠模式 ptp 实现方法装置

[发明专利]穿透硅通道芯片堆叠封装-CN200710140732.0有效
发明人：金钟薰 -专利权人：海力士半导体有限公司
申请日： 2007-08-09 - 公布日： 2008-12-24 - 主分类号： H01L25/00 文献下载
摘要：本发明公开了一种穿透硅通道芯片堆叠封装，在器件运行期间能够利于芯片选择。该穿透硅通道芯片堆叠封装包括：基板；多个堆叠在基板上的芯片，其具有芯片选择垫、穿透硅通道和分别连接该芯片选择垫和该穿透硅通道的重布线，该穿透硅通道各自相连；以及贴装在该基板的下表面的外部连接终端，其中形成每个堆叠的芯片中的重布线以作为该芯片选择垫和该穿透硅通道之间的连接结构，其在每个芯片中都与其他的不同。
穿透通道芯片堆叠封装

[实用新型]一种八层堆叠式芯片封装结构-CN201320372448.7有效
发明人：胡立栋;金若虚;陆春荣;刘鹏;张振燕 -专利权人：力成科技（苏州）有限公司
申请日： 2013-06-26 - 公布日： 2013-12-11 - 主分类号： H01L23/49 文献下载
摘要：本实用新型公开了一种八层堆叠式芯片封装结构，其特征在于，包括：一基板，具有相对的一顶面和一底面；八个芯片，堆叠配置于所述基板的顶面上，其中二个芯片为一组，四组芯片呈交叉梯子形堆叠；多根导线，电性连接于芯片和芯片之间和芯片和基板之间本实用新型八层堆叠式芯片封装结构性能稳定，良品率高、层数较高、芯片容量大。
一种堆叠芯片封装结构

[实用新型]基于双裸芯堆叠的DRAM模组封装结构-CN202320746509.5有效
发明人：张韬;何国强 -专利权人：江苏华创微系统有限公司
申请日： 2023-04-07 - 公布日： 2023-07-21 - 主分类号： H01L25/065 文献下载
摘要：本实用新型公开了一种基于双裸芯堆叠的DRAM模组封装结构，包括基材、位于下层的倒装芯片、位于上层的正装芯片和底部填充胶Underfill，倒装芯片倒装在基材上，正装芯片的背面与倒装芯片的背面互联，底部填充胶Underfill填充间隙，位于上层的正装芯片的正面进行球焊，焊线连接基材；塑封料包覆所述基于双裸芯堆叠的DRAM模组封装结构。优点，本堆叠结构，适用于一种特殊结构，底下倒装芯片，上方是正装芯片；且能解决堆叠芯片间的互联，并用Underfill工艺填充结构，使WB焊线时支撑平稳。故此结构既能实现芯片的堆叠减小封装面积，且能实现芯片间特定功能区的互联，缩短互联长度，改善产品电性能及可靠性。
基于双裸芯堆叠 dram 模组封装结构

[实用新型]芯片、堆叠芯片、存储设备及电子设备-CN202022866978.X有效
发明人：王嵩;谈杰;刘成 -专利权人：西安紫光国芯半导体有限公司
申请日： 2020-12-01 - 公布日： 2021-07-16 - 主分类号： H01L25/18 文献下载
摘要：本实用新型公开了一种芯片、堆叠芯片、存储设备及电子设备，其中，所述芯片用作堆叠芯片的子芯片，所述芯片包括：内部接口和内部电路，内部电路用于实现所述芯片的收发功能，内部接口用于连接堆叠芯片中的其他子芯片，本申请针对构成堆叠芯片的内部的子芯片，在其内部电路和内部接口之间接入静电释放电路，该静电释放电路使得子芯片在组装的过程中发生ESD(Electro‑Static discharge，静电释放)事件时，能够将从内部接口灌入的静电荷进行释放，从而能够避免子芯片被损坏，解决了现有技术中的堆叠芯片的可靠性较差的技术问题。
芯片堆叠存储设备电子设备

[实用新型]多层堆叠式芯片封装-CN202221579281.7有效
发明人：于鸿祺;林俊荣;古瑞庭 -专利权人：华东科技股份有限公司
申请日： 2022-06-22 - 公布日： 2023-01-17 - 主分类号： H01L23/498 文献下载
摘要：本实用新型公开一种多层堆叠式芯片封装，其中由一第一基板、一第一电路层、一第一芯片及一第一绝缘层构成一下层芯片封装；其中由一第二基板、一第二电路层、一第二芯片及一第二绝缘层构成一上层芯片封装；其中该上层芯片封装堆叠地位于该下层芯片封装的上方，以此堆叠模式以形成该多层堆叠式芯片封装，以使该多层堆叠式芯片封装的至少两个芯片之间能通过其中一该芯片能对其他该芯片进行指令操作，或通过每一该芯片之间的运算功能叠加而能加乘增加总体运算的效能，有效地解决制造端增加成本的问题，以利于芯片封装产品面积能缩小化且降低制造端成本。
多层堆叠芯片封装