[发明专利]铁电存储器及其制造方法在审
| 申请号： | 202310920192.7 | 申请日： | 2023-07-25 |
| 公开（公告）号： | CN116940123A | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | 丁甲;郭秋生;张继伟;胡林辉 | 申请（专利权）人： | 上海积塔半导体有限公司 |
| 主分类号： | H10B51/30 | 分类号： | H10B51/30;H10B51/40;H10B51/50 |
| 代理公司： | 上海盈盛知识产权代理事务所(普通合伙) 31294 | 代理人： | 赵娟娟 |
| 地址： | 200123 上海市浦东新区中国*** | 国省代码： | 上海;31 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本申请提供了一种铁电存储器及其制造方法。本申请通过在存储单元图形化后，沉积高拉应力的介质膜层再进行高温热处理，高拉应力的介质膜层有助于存储单元的铁电存储层中的铁电材料内具有铁电性能的正交相的产生，从而增强铁电存储器的铁电性能，且在存储单元的各材料层沉积后无需进行热处理，以提升铁电器件性能。 | ||
| 搜索关键词： | 存储器 及其 制造 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海积塔半导体有限公司，未经上海积塔半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310920192.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种二极管型铁电隧穿结存储器及制备方法-202310588392.7
- 周久人;冯雯静;韩根全;郝跃 - 西安电子科技大学;西安电子科技大学杭州研究院
- 2023-05-23 - 2023-10-27 - H10B51/30
- 一种二极管型铁电隧穿结存储器，包括依次布置的衬底、势垒调控层、绝缘介质层、铁电材料层和顶电极层，铁电材料层提供极化电荷；势垒调控层采用本征半导体材料或与衬底掺杂类型相反的掺杂半导体材料，以实现对势垒高度的调整，位于衬底和铁电层之间，以实现对势垒高度的调整。本发明通过在传统的铁电隧穿结基础上插入额外的半导体势垒调控层，可以增大存储器铁电层材料两侧电极的屏蔽长度差异，从而获得开关状态下增大的隧穿势垒宽度比和存储窗口，与此同时，额外插入的半导体势垒调控层与衬底形成PN结，使得铁电隧道结获得明显的整流特性，可用于非冯神经形态芯片技术。
- 铁电存储器及其制造方法-202310920192.7
- 丁甲;郭秋生;张继伟;胡林辉 - 上海积塔半导体有限公司
- 2023-07-25 - 2023-10-24 - H10B51/30
- 本申请提供了一种铁电存储器及其制造方法。本申请通过在存储单元图形化后，沉积高拉应力的介质膜层再进行高温热处理，高拉应力的介质膜层有助于存储单元的铁电存储层中的铁电材料内具有铁电性能的正交相的产生，从而增强铁电存储器的铁电性能，且在存储单元的各材料层沉积后无需进行热处理，以提升铁电器件性能。
- 半导体器件及制造存储器器件方法-202310613396.6
- 林孟汉;黄家恩;杨世海 - 台湾积体电路制造股份有限公司
- 2023-05-29 - 2023-10-24 - H10B51/30
- 本申请的实施例公开了一种半导体器件及制造存储器器件的方法。半导体器件包括字线(WL)结构。该半导体器件包括位于WL结构上方的铁电层。该半导体器件包括位于铁电层上方的沟道层。该半导体器件包括位于沟道层上方的源极线(SL)结构。该半导体器件包括位于沟道层上方的位线(BL)结构。BL结构包括朝向SL结构横向延伸的部分。该半导体器件还包括介电层，介电层横向地插入在SL结构和BL结构之间。
- 半导体装置和包括该半导体装置的电子系统-202310304631.1
- 李奉镕;金兑泳;朴玄睦;赵始衍 - 三星电子株式会社
- 2023-03-27 - 2023-10-17 - H10B51/30
- 提供了半导体装置和电子系统。半导体装置可以包括：第一衬底结构和在第一衬底结构上的第二衬底结构，第一衬底结构包括衬底、衬底上的电路元件和电路元件上的第一接合层。第二衬底结构可以包括板层、在板层下方并且包括氮化硅的中间绝缘层、在中间绝缘层下方并且被堆叠为在竖直方向上彼此间隔开的栅电极、在穿过中间绝缘层和栅电极的沟道孔中并且包括半导体层的沟道结构、以及连接到第一接合层的第二接合层。沟道孔可在穿过栅电极的第一部分中具有第一宽度，并且在穿过中间绝缘层的第二部分中具有比第一宽度宽的第二宽度。
- 半导体存储器件-202310320626.X
- 早川幸夫;李奉镕;朴玄睦;赵始衍 - 三星电子株式会社
- 2023-03-28 - 2023-10-17 - H10B51/30
- 一种半导体存储器件包括：背栅电极、在背栅电极上的栅电极、在栅电极和背栅电极之间的沟道层、在沟道层和栅电极之间的栅绝缘层以及在背栅电极和沟道层之间的铁电层。
- 一种低温存储器件的制备和调控方法-202011517515.0
- 陈立明;周健;丁健翔;张骁;孙正明;徐东 - 安徽工业大学
- 2020-12-21 - 2023-09-29 - H10B51/30
- 本发明公开了电子科学技术领域的一种低温存储器件，具有低温高电流开关特性且可实现外场电控，以铁电材料BaTiO
- 存储器件和形成存储器件的方法-202110126850.6
- 吕俊颉;杨世海;杨柏峰;林佑明;徐志安;贾汉中;王晨晨 - 台湾积体电路制造股份有限公司
- 2021-01-29 - 2023-09-29 - H10B51/30
- 形成存储器件的方法，包括：在衬底上方依次形成第一层堆叠件和第二层堆叠件，第一层堆叠件和第二层堆叠件具有相同的层状结构，层状结构包括介电材料，介电材料上方的沟道材料，以及沟道材料上方的源极/漏极材料；形成贯穿第一层堆叠件和第二层堆叠件的开口；通过用第一介电材料替换由开口所暴露的源极/漏极材料的部分，形成内部间隔件；用铁电材料做开口的侧壁的衬里；通过用导电材料填充开口以形成栅电极；形成穿过第一层堆叠件和第二层堆叠件的凹槽，凹槽从第二层堆叠件的侧壁朝向栅电极延伸；以及用第二介电材料填充凹槽。根据本申请的实施例，还提供了存储器件。
- 存储器器件及其形成方法-202310602434.8
- 陈逸轩;陈坤意;王怡情;丁裕伟;涂国基;黄国钦;庄学理 - 台湾积体电路制造股份有限公司
- 2023-05-26 - 2023-09-19 - H10B51/30
- 根据本发明的实施例形成存储器器件的方法包括：在第一晶圆的第一衬底中形成沟槽；在沟槽中沉积数据存储元件；对第一晶圆实施热处理以改进数据存储元件中的结晶；在第一衬底上方形成第一再分布层；在第二晶圆的第二衬底中形成晶体管；在第二衬底上方形成第二再分布层；以及在实施热处理之后将第一晶圆与第二晶圆接合。数据存储元件通过第一再分布层和第二再分布层电耦合至晶体管。本申请的实施例还涉及存储器器件。
- 一种电写光读氮化物铁电神经形态器件及其制备方法-202310835363.6
- 王新强;王睿;王平;叶昊天;盛博文 - 北京大学
- 2023-07-10 - 2023-09-08 - H10B51/30
- 本发明公开了一种电写光读氮化物铁电神经形态器件及其制备方法。本发明各层结构在同一设备的同一腔体中全外延实现，有利于提升界面质量，并提升器件的可靠性；利用多层复合式铁电层功能层，有利于增强器件的多态特性，通过精确控制超晶格中各层氮化物铁电层的掺杂元素组分，实现组分梯度变化，氮化物铁电层中掺杂元素组分浓度对矫顽场的调制作用，实现各层氮化物铁电层具有不同的矫顽电压，氮化物铁电神经形态器件的阈值电压呈离散值，从而实现低重叠、高鲁棒和抗噪声的多态数据存储能力，还能够更高效地模仿生物神经系统中突触的能力；本发明实现光读取能力，赋予了器件更多的操作维度，能够广泛应用于神经形态计算系统或新型存算一体系统中。
- 半导体存储装置-201910690282.5
- 佐久间悠;宫川英典;藤井章辅;佐久间究;荒井史隆 - 铠侠股份有限公司
- 2019-07-29 - 2023-09-05 - H10B51/30
- 本发明是一种半导体存储装置，具备：衬底；多个第1半导体部，沿与衬底的表面交叉的第1方向排列；第1栅极电极，沿第1方向延伸，从与第1方向交叉的第2方向与多个第1半导体部对向；第1绝缘部，设置在第1半导体部及第1栅极电极之间；第1布线，在第1方向上与第1栅极电极隔开；第2半导体部，连接于第1栅极电极的第1方向的一端及第1布线；第2栅极电极，与第2半导体部对向；及第2绝缘部，设置在第2半导体部及第2栅极电极之间。
- 自支撑铁电薄膜的制备方法及其室温下产生铁电性的方法-202310621640.3
- 张军;马建春;王玲 - 吕梁学院
- 2023-05-30 - 2023-09-01 - H10B51/30
- 本发明公开了一种自支撑铁电薄膜的制备方法，涉及铁电存储器件技术领域，包括：在具有牺牲层的衬底上沉积BaTiO
- 存储器及存储器的制备方法-202210166177.3
- 王欣然;罗时江;于志浩;宁宏凯;谢雨农;唐文涛;赵俊峰 - 华为技术有限公司
- 2022-02-21 - 2023-09-01 - H10B51/30
- 本申请公开了一种存储器和一种存储器制备方法，能够提高存储器的保持特性和耐久性，增大读取窗口，提高存储阵列中多个采用二维材料情况下的该多个存储器的器件一致性。存储器包括：二维材料层、第一导体层；铁电层，位于二维材料层与第一导体层之间；电介质层，位于二维材料层与铁电层之间；源极和漏极，分别与二维材料层的两端电连接。
- 铁电存储器及其制备方法、电子设备-202180030983.1
- 黄伟川;刘熹;林军 - 华为技术有限公司
- 2021-12-24 - 2023-08-29 - H10B51/30
- 一种铁电存储器，该铁电存储器包括衬底和位于衬底上的至少一个铁电隧道结组，每个铁电隧道结组包括叠设的N个铁电隧道结单元和N+1层导电金属层，N个铁电隧道结单元和N+1层导电金属层交替设置，每个铁电隧道结单元均包括依次叠设的第一导电氧化物层、铁电层和第二导电氧化物层，其中，N为大于或等于1的整数。本申请还提供了该铁电存储器的制备方法及电子设备。本申请的铁电存储器通过导电金属层与导电氧化物层的复合，有助于提高开关比，同时铁电隧道结组具有优良的铁电/电极界面，有利于提升存储器的铁电性能、降低存储器发生铁电疲劳的风险，以提高写入的循环次数和可靠性。
- 存储器阵列及其制造方法-202110279851.4
- 杨柏峰;杨世海;吴昭谊;王圣祯;林佑明 - 台湾积体电路制造股份有限公司
- 2021-03-16 - 2023-08-08 - H10B51/30
- 公开了包括伪导电线的3D存储器阵列及其形成方法。在实施例中，一种存储器阵列包括在半导体衬底上方的铁电(FE)材料，该FE材料包括与字线接触的竖直侧壁；在FE材料上的氧化物半导体(OS)层，该OS层接触源极线和位线，该FE材料在OS层与字线之间；晶体管，包括FE材料的一部分、字线的一部分、OS层的一部分、源极线的一部分以及位线的一部分；以及晶体管与半导体衬底之间的第一伪字线，该FE材料还包括与第一伪字线接触的第一锥形侧壁。本发明的实施例还涉及存储器阵列及其制造方法。
- 具有八晶体管的SRAM结构及其制造方法-202310392876.4
- 吴华峰 - 上海华力集成电路制造有限公司
- 2023-04-13 - 2023-08-04 - H10B51/30
- 本发明提供一种具有八晶体管的SRAM结构的制造方法，提供衬底，在衬底上形成有STI以定义出第一上升管、第二上升管、第一传输管、第二传输管、第一下拉管、第二下拉管、第三下拉管、第三传输管的有源区；分别在第一上升管、第二上升管、第一传输管、第二传输管、第一下拉管、第二下拉管的有源区上形成第一金属栅、在第三下拉管、第三传输管的有源区上形成第二金属栅，第二金属栅中至少包括一层具有铁电性的高K介质层；在第一上升管、第二上升管、第一传输管、第二传输管、第一下拉管、第二下拉管、第三下拉管、第三传输管的有源区上形成源漏区。本发明能够改善第三下拉管源漏电流与第三传输管源漏电流的比值。
- 非易失性存储装置-202180075646.4
- 小林正治;莫非;平本俊郎 - 国立研究开发法人科学技术振兴机构
- 2021-11-30 - 2023-08-04 - H10B51/30
- 一种非易失性存储装置为具有由多个非易失性存储元件串联设置而成的三维叠层结构的非易失性存储装置，具备：含有金属氧化物的柱状的半导体构件；含有氧化铪、与所述半导体构件的侧表面接触并包围所述半导体构件的铁电体层；以及隔着铁电体层与半导体构件的侧表面相对并沿所述半导体构件的长度方向设置的多个栅电极，其中所述半导体构件是从外周表面到中心轴连续的构件。
- 反铁电存储器-202010643344.X
- 罗庆;王渊;吕杭炳;姜鹏飞;刘明 - 中国科学院微电子研究所
- 2020-07-06 - 2023-07-28 - H10B51/30
- 本发明公开了一种反铁电存储器，包括：衬底；源电极和漏电极，设置于衬底的两端；反铁电薄膜结构层，设置于衬底上，且该反铁电薄膜结构层自衬底向上依次包括第一反铁电层、中间电极、第二反铁电层和顶电极；其中，顶电极、中间电极和衬底之间具有功函数差。本发明提供的该反铁电存储器，利用双反铁电夹层结构，同时实现两个反铁电薄膜层极化滞回曲线向Y轴平移，使反铁电薄膜极化滞回曲线的两个窗口都位于零外电压位置。
- 铁电记忆体装置、半导体结构及其形成方法-202310306755.3
- 庄学理;张富宸;陈姿妤;石昇弘;涂国基 - 台湾积体电路制造股份有限公司
- 2023-03-27 - 2023-07-25 - H10B51/30
- 本揭露是关于一种铁电记忆体装置、半导体结构及其形成方法，铁电记忆体装置包括底部电极、上覆底部电极的铁电结构、及上覆铁电结构的顶部电极，其中底部电极包括钼。
- 包含铁电材料的凹陷晶体管-201911294882.6
- D·V·N·拉马斯瓦米 - 美光科技公司
- 2015-07-08 - 2023-07-25 - H10B51/30
- 本申请涉及包含铁电材料的凹陷晶体管。一些实施例含括晶体管构造，其具有内衬在基底内的凹槽中的第一绝缘结构。第一导电结构内衬在所述第一绝缘结构的内部中，且铁电结构内衬在所述第一导电结构的内部中。第二导电结构位于所述铁电结构的下部区域内，且所述第二导电结构具有在所述第一导电结构的最上表面下方的最上表面。第二绝缘结构位于所述第二导电结构上方且位于所述铁电结构内。一对源极/漏极区域相邻于所述第一绝缘结构的上部区域且位于所述第一绝缘结构的彼此对置侧上。
- 形成存储器器件的方法-202310131134.6
- 陈逸轩;陈坤意;王怡情;黄国钦;庄学理;陈佑昇 - 台湾积体电路制造股份有限公司
- 2023-02-17 - 2023-07-11 - H10B51/30
- 本申请的实施例公开了一种形成存储器器件的方法。根据本公开的方法包括在第一晶圆中形成多个晶体管并在第二晶圆中形成存储器阵列。第一晶圆的第一表面包括电耦接到晶体管的第一多个接合焊盘。存储器阵列包括多个铁电隧道结(FTJ)堆叠件。第二晶圆的第二表面包括电耦接到FTJ堆叠件的第二多个接合焊盘。该方法还包括对第二晶圆中的FTJ堆叠件执行热处理，并且在执行热处理之后，将第一晶圆的第一表面与第二晶圆的第二表面接合。晶体管通过第一多个接合焊盘和第二多个接合焊盘耦接到存储器阵列。
- 一种基于二维铁电材料离子迁移多态存储器件及其制备方法-202310165386.0
- 刘富才;宋苗苗;刘庆 - 电子科技大学
- 2023-02-24 - 2023-06-27 - H10B51/30
- 本发明公开了一种基于二维铁电材料离子迁移多态存储器件及其制备方法，该存储器件包括在以下三种器件结构下实现多态存储效果:1.MFMIS(金属‑铁电材料‑金属绝缘介电层‑半导体)结构。2.MFIS(金属‑铁电材料‑绝缘介电层‑半导体)。3.MFS(金属‑铁电材料‑绝缘介电层‑半导体)。其中包括支撑衬底上的导电沟道，导电沟道上设置有源极电极、漏极电极和绝缘介电层，源极电极和漏极电极分别设置于半导体沟道两端。沟道上置有石墨烯浮栅‑绝缘介电层‑CuInP
- 半导体装置-202320285383.6
- 谢玮庭;陈坤意;陈逸轩;丁裕伟;王怡情;黄国钦 - 台湾积体电路制造股份有限公司
- 2023-02-22 - 2023-06-27 - H10B51/30
- 半导体装置包括底部电极、绝缘体层、半导体层、介电层、铁电层以及顶部电极。底部电极设置于基板上。绝缘体层设置于底部电极上，且具有不同厚度的多个区段。半导体层设置于绝缘体层上。介电层设置于半导体层上。铁电层设置于介电层上。顶部电极设置于铁电层上。
- 集成芯片及其形成方法-202310116841.8
- 黄彦杰;林柏廷;廖崧甫;陈海清;杨世海;林佑明;林仲德 - 台湾积体电路制造股份有限公司
- 2023-02-15 - 2023-06-20 - H10B51/30
- 本公开的各种实施例是针对一种集成芯片(IC)及其形成方法，其包括设置于基板中的第一电极结构。第一铁电结构设置于第一电极结构的第一侧。通道结构设置于第一铁电结构的第一侧。通道结构包括多个个别的通道结构以及多个绝缘结构。多个个别的通道结构以及多个绝缘结构交替堆叠。一对源极/漏极(S/D)结构设置于第一铁电结构的第一侧。上述一对S/D结构垂直延伸穿过通道结构，且第一电极结构横向设置于上述一对S/D结构的S/D结构之间。
- 一种存储器件的结构及其制造方法-202010218012.7
- 吕震宇 - 无锡舜铭存储科技有限公司
- 2020-03-25 - 2023-06-16 - H10B51/30
- 本发明公开了一种存储器件的结构及其制造方法。存储器件的制造方法包括：在衬底上形成第一电极层；通过原位沉积真空系统，在第一电极层上依次形成第一应力调节层、铁电材料层和第二应力调节层，包括：在第一沉积腔进行第一应力调节层的沉积，通过传送模块在真空状态下将所述衬底从第一沉积腔传送到第二沉积腔，在第二沉积腔进行铁电材料层的沉积，通过传送模块在真空状态下将所述衬底从第二沉积腔传送到第一沉积腔，以及在第一沉积腔进行第二应力调节层的沉积；在第二应力调节层上形成第二电极层。
- 基于曲面绝缘栅堆垛结构的铁电存储器件及其制备方法-202310201504.9
- 廖佳佳;贾世杰;周益春;闫非;廖敏 - 西安电子科技大学
- 2023-03-03 - 2023-06-13 - H10B51/30
- 本发明公开了一种基于曲面绝缘栅堆垛结构的铁电存储器件，包括衬底、沟道层、源极、漏极以及曲面绝缘栅堆垛结构，其中，沟道层位于衬底的上表面，源极和漏极分别嵌入在沟道层左右两侧，曲面绝缘栅堆垛结构设置在沟道层上表面且位于源极与漏极之间；曲面绝缘栅堆垛结构包括凸状曲面和凹状曲面，且凸状曲面和凹状曲面均包括自下而上依次堆叠的绝缘层、铁电层和栅极金属层，绝缘层界面面积均大于铁电层界面面积。本发明通过曲面栅堆垛结构使得绝缘层界面相对铁电层界面存在更大的有效承受栅极电压区域面积，降低了绝缘层相对于铁电层界面处偶极子的实际分布密度，解决FeFET器件由于反复擦写造成的存储窗口退化和器件的击穿失效问题。
- 记忆体装置与其制造方法-202310111545.9
- 林孟汉;黄家恩 - 台湾积体电路制造股份有限公司
- 2023-02-14 - 2023-06-09 - H10B51/30
- 一种记忆体装置与其制造方法，记忆体装置包含拥有第一区域与第二区域的基材。第一区域包含多个第一导电条、第一记忆体层、第二导电条与多个第三导电条。多个第一导电条沿侧向延伸且沿垂直方向彼此间隔，第一记忆体层沿垂直方向延伸，第一半导体层沿垂直方向延伸且耦合至部分的第一记忆体层，第二导电条与第三导电条耦合至第一半导体层的侧壁的末端。第二区域包含多个导电板、第二记忆体层、与第二半导体层。多个导电板沿侧向延伸且沿垂直方向彼此间隔，第二记忆体层沿垂直方向延伸且被导电板包覆，第二半导体层与沿垂直方向延伸且被第二记忆体层所包覆。
- 基于形变应力导致In2Se3相变的铁电存储器件及其制备方法-202310253784.8
- 李调阳;王明;郝祥宇;吴宇晗 - 福州大学
- 2023-03-16 - 2023-06-09 - H10B51/30
- 本发明涉及一种基于形变应力导致In2Se3相变的铁电存储器件及其制备方法。二维铁电半导体三硒化二铟(In
- 包括铁电层的半导体器件及其制造方法-201810528514.2
- 刘香根 - 爱思开海力士有限公司
- 2018-05-29 - 2023-06-09 - H10B51/30
- 半导体器件包括：叠层结构，其具有交替地层叠在衬底上的多个层间绝缘层和多个栅电极层；铁电绝缘层和沟道层，它们顺序层叠在穿透叠层结构的沟槽的侧壁上；以及覆盖氧化物图案，其设置在铁电绝缘层与多个层间绝缘层中的每个层间绝缘层之间。覆盖氧化物图案和铁电绝缘层包括相同的金属氧化物材料。
- 集成芯片及其形成方法-202310064685.5
- 黄彦杰;林柏廷;廖崧甫;陈海清;杨世海;林佑明;林仲德 - 台湾积体电路制造股份有限公司
- 2023-01-29 - 2023-06-06 - H10B51/30
- 本公开多种实施例直指一种集成芯片(IC)，包括下方栅极电极，设置于介电结构中。第一铁电结构覆盖下方栅极电极。第一浮动电极结构覆盖第一铁电结构。通道结构覆盖第一浮动电极结构。第二浮动电极结构覆盖通道结构。第二铁电结构覆盖第二浮动电极结构。上方栅极电极覆盖第二铁电结构。
- 专利分类
