[发明专利]一种改善SONOS存储器GIDL漏电的方法在审
| 申请号： | 202310539336.4 | 申请日： | 2023-05-12 |
| 公开（公告）号： | CN116507130A | 公开（公告）日： | 2023-07-28 |
| 发明（设计）人： | 钱猛;钱亚峰;熊凌昊;张磊;陈昊瑜 | 申请（专利权）人： | 上海华力集成电路制造有限公司 |
| 主分类号： | H10B43/40 | 分类号： | H10B43/40;H10B43/30;H01L29/08;H01L21/336 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 戴广志 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种改善SONOS存储器GIDL漏电的方法，提供半导体结构，半导体结构包括：基底上的区域包括SONOS器件区域和Core器件区域；位于基底上的栅氧层；SONOS器件区域和Core器件区域的栅氧层上分别形成有栅极结构；半导体结构上形成有覆盖所述栅极结构的氧化层，同时氧化层覆盖于栅极结构之外的栅氧层上；在氧化层上沉积SiN层；定义SONOS器件区域的LDD注入区，按LDD注入区将SONOS器件区域上除栅极结构侧壁之外的SiN层去除，依附于SONOS器件区域的栅极结构侧壁的SiN层形成为侧墙；沿侧墙在SONOS器件区域的LDD注入区进行离子注入；去除侧墙，之后去除Core器件区域的SiN层。在SONOS器件区域形成SIN侧墙，减少SONOS LDD注入区与其栅极结构的下方的栅氧层的交叠区域，达到减少GIDL漏电的目的。 | ||
| 搜索关键词： | 一种 改善 sonos 存储器 gidl 漏电 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司，未经上海华力集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310539336.4/，转载请声明来源钻瓜专利网。
- 上一篇：推送消息过滤方法、装置、计算机设备及存储介质
- 下一篇：一种集成式热管理系统
- 同类专利
- 包括选择线的存储器设备-202310040179.2
- 韩允哲;金南局;宋大路 - 爱思开海力士有限公司
- 2023-01-13 - 2023-09-19 - H10B43/40
- 本公开的实施例涉及包括选择线的存储器设备。本公开涉及存储器设备，存储器设备包括：第一存储器块，包括第一单元插塞组和第二单元插塞组；第二存储器块，包括第三单元插塞组和第四单元插塞组；连接区域，位于第一存储器块和第二存储器块之间；第一源极选择线，被共同耦合到第一单元插塞组和第三单元插塞组；第二源极选择线，被耦合到第二单元插塞组；以及第三源极选择线，被耦合到第四单元插塞组。
- 半导体存储装置-202180092699.7
- 田上政由 - 铠侠股份有限公司
- 2021-02-03 - 2023-09-19 - H10B43/40
- 本发明的半导体存储装置具备第1、第2芯片。第1芯片具备第1区域及第2区域。第1区域具备多个存储单元、多个位线、多个字线及电连接于多个位线的多个第1贴合电极。第2区域具备电连接于多个字线的多个接点及电连接于多个接点的多个第2贴合电极。多个第1贴合电极具备第1方向上相邻的第3贴合电极及第4贴合电极。多个第2贴合电极具备第1方向上相邻的第5贴合电极及第6贴合电极。第3贴合电极的第1方向上的中心位置到第4贴合电极的第1方向上的中心位置的距离，与第5贴合电极的第1方向上的中心位置到第6贴合电极的第1方向上的中心位置的距离于90％～110％的范围内一致。
- NOR型存储器件及其制备方法与电子设备-202310659374.3
- 朱慧珑;颜紫金 - 中国科学院微电子研究所
- 2023-06-05 - 2023-09-15 - H10B43/40
- 本申请属于半导体技术领域，具体涉及一种NOR型存储器件及其制备方法与电子设备。本申请的存储器件包括衬底，位于衬底上方的存储单元层，存储单元层包括依次叠置的源/漏层和沟道层，以及在存储单元层内形成的相对于衬底竖直延伸以穿过存储单元层的栅堆叠，栅堆叠包含第一栅导体层及设于第一栅导体层外周的存储功能层，在栅堆叠下方设有外延晶体管，第二栅导体层作为外延晶体管的栅极且绕外延晶体管周向设置；外延晶体管用于控制并提供非工作状态下的第一栅导体层的电流加载，在该大电流下，第一栅导体层导电放热，器件的局部温度得到提高，达到给存储功能层退火的技术效果，最终修复了存储功能层损伤并延长了数据保持时间，提高了器件的可靠性。
- 半导体存储装置-202010093348.5
- 窪田吉孝;小玉枝梨华 - 铠侠股份有限公司
- 2020-02-14 - 2023-09-05 - H10B43/40
- 本发明的半导体存储装置具备具有排列在第1方向的第1区域及第2区域的衬底。第1区域具备：多个第1字线层及第1层间绝缘层，积层在与衬底的表面交叉的第2方向；第1半导体层，与多个第1字线层对向；及第1电荷储存膜，设置在这些层之间。第2区域具备：多个第1字线层及第1层间绝缘层的一部分，积层在第2方向；多个第1绝缘层及第1层间绝缘层的一部分，在第3方向上与多个第1字线层相隔，积层在第2方向；第1触点，在第2方向延伸，具有连接于多个第1绝缘层的外周面；及第2绝缘层，设置在多个第1字线层及第1绝缘层之间。多个第1绝缘层的第1方向的侧面连接于多个第1字线层，多个第1绝缘层的第3方向的侧面连接于第2绝缘层。
- 半导体存储装置及其驱动方法-201810046603.3
- 嶋田裕介;荒井史隆;加藤竜也 - 铠侠股份有限公司
- 2018-01-17 - 2023-09-05 - H10B43/40
- 本发明的实施方式提供一种读出动作时的接通电流大的半导体存储装置及其驱动方法。实施方式的半导体存储装置具备共用通道且相互并联连接的第1及第2NAND串。当从属于所述第1NAND串的第1存储单元中读出值时，对属于所述第1NAND串的第2存储单元的栅极施加第1电位，对属于所述第2NAND串且和所述第1存储单元对向的第3存储单元的栅极施加第2电位，并对和所述第2存储单元对向的第4存储单元的至少一个栅极施加所述第1电位，使所述第1存储单元的栅极电位在所述第2电位和所述第1电位之间摆动。所述第2电位和所述第1配线的电位的电位差的绝对值，小于所述第1电位和所述第1配线的电位的电位差的绝对值。
- 具有垂直栅极结构的存储装置-201910654285.3
- 赖二琨;龙翔澜 - 旺宏电子股份有限公司
- 2019-07-19 - 2023-09-01 - H10B43/40
- 一种存储装置，包含基板上的绝缘层上方的多个位线叠层与多个垂直栅极结构，位线叠层与多个绝缘条带交错，垂直栅极结构设置于位线叠层之间。垂直通道结构与存储器元件设置于垂直栅极结构的外表面与位线叠层中的绝缘条带的侧壁之间。垂直通道结构提供介于位线叠层中的相邻位线之间的通道。多个字线晶体管分别设置于多个垂直栅极结构上方且连接至多个垂直栅极结构。多条字线设置于多个字线晶体管上方且连接至多个字线晶体管。存储装置包含连接至位线的电路，以施加位线电压与源极线电压于位线。该存储装置具有更高的密度、随机存取性质以及更高的运作速度。
- 具有连接到位线的接合结构的三维存储器装置及其制造方法-201980006544.X
- 俞继新;T-K.金;J.阿尔斯梅尔;李艳;陈健 - 桑迪士克科技有限责任公司
- 2019-05-22 - 2023-08-25 - H10B43/40
- 呈存储器裸片形式的三维存储器装置包含位于衬底上方的绝缘层和导电层的交替堆叠，以及延伸穿过所述交替堆叠的存储器堆叠结构，其中所述存储器堆叠结构中的每一个包含存储器膜和接触所述存储器膜的内部侧壁的竖直半导体通道。位线电连接到所述竖直半导体通道中的相应一个的末端部分。凸块连接通孔结构接触所述位线中的相应一个的顶部表面，其中所述凸块连接通孔结构中的每一个沿着所述位线的长度方向比沿着所述位线的宽度方向具有更大的横向尺寸。另一半导体裸片的金属凸块结构接触所述凸块连接通孔结构中的相应者以形成两个裸片之间的相应电连接。
- 非易失性存储器件-202310087810.4
- 金胜渊;边大锡 - 三星电子株式会社
- 2023-02-02 - 2023-08-22 - H10B43/40
- 一种非易失性存储器件包括：第一半导体层，包括设置第一存储单元阵列的第一单元区、设置第二存储单元阵列的第二单元区，其中，第一存储单元阵列和第二存储单元阵列均包括多条字线、多个存储单元和多条位线；以及第二半导体层，包括设置连接到第一存储单元阵列和第二存储单元阵列的页缓冲器电路的页缓冲器电路区，其中，当从竖直方向观察时，第一单元区和第二单元区之间的边界区与页缓冲器电路区重叠。
- 电容式感测NAND存储器-202180081026.1
- 福住嘉晃;藤木润;田中秋二;吉田政史;西户雅信;鎌田义彦 - 美光科技公司
- 2021-11-10 - 2023-08-22 - H10B43/40
- 存储器单元阵列可包含：第一数据线；第二数据线；源极；电容，其选择性地连接到所述第一数据线；经串联连接非易失性存储器单元串，其位于所述第一数据线与所述电容之间；以及通过门，其选择性地连接在所述第二数据线与所述源极之间，其中所述电容的电极电容耦合到所述通过门的沟道。
- 3D存储器件及其制造方法-201811382025.7
- 李琦;杨川;高晶;霍宗亮;金汉洙 - 长江存储科技有限责任公司
- 2018-11-20 - 2023-08-22 - H10B43/40
- 本申请公开了一种3D存储器件及其制造方法。该存储器件包括：半导体衬底；源极，位于半导体衬底中；栅叠层结构，位于半导体衬底上，包括交替堆叠的多个栅极导体层与多个层间绝缘层；多个沟道柱，贯穿栅叠层结构，并与半导体衬底电相连；以及导电通道，贯穿栅叠层结构，将位于半导体衬底中的源极引出形成公共源极线，导电通道包括：导电层，至少部分位于半导体衬底上；氧化层，至少部分位于导电层上；以及多个导电柱，贯穿氧化层并与导电层接触，其中，多个导电柱的延伸方向与导电通道的延伸方向相同。该3D存储器件不仅采用氧化层中和了应力，而且采用导电柱与导电层结合的方式减小了电阻。
- 一种改善SONOS存储器GIDL漏电的方法-202310539336.4
- 钱猛;钱亚峰;熊凌昊;张磊;陈昊瑜 - 上海华力集成电路制造有限公司
- 2023-05-12 - 2023-07-28 - H10B43/40
- 本发明提供一种改善SONOS存储器GIDL漏电的方法，提供半导体结构，半导体结构包括：基底上的区域包括SONOS器件区域和Core器件区域；位于基底上的栅氧层；SONOS器件区域和Core器件区域的栅氧层上分别形成有栅极结构；半导体结构上形成有覆盖所述栅极结构的氧化层，同时氧化层覆盖于栅极结构之外的栅氧层上；在氧化层上沉积SiN层；定义SONOS器件区域的LDD注入区，按LDD注入区将SONOS器件区域上除栅极结构侧壁之外的SiN层去除，依附于SONOS器件区域的栅极结构侧壁的SiN层形成为侧墙；沿侧墙在SONOS器件区域的LDD注入区进行离子注入；去除侧墙，之后去除Core器件区域的SiN层。在SONOS器件区域形成SIN侧墙，减少SONOS LDD注入区与其栅极结构的下方的栅氧层的交叠区域，达到减少GIDL漏电的目的。
- 三维存储器装置及其形成方法-202180002482.2
- 陈亮;刘威;王言虹;夏志良;周文犀;张坤;杨远程 - 长江存储科技有限责任公司
- 2021-06-30 - 2023-06-30 - H10B43/40
- 一种三维(3D)存储器装置包括第一半导体结构(102)、第二半导体结构(108)以及第一半导体结构(102)和第二半导体结构(108)之间的键合界面(103)。第一半导体结构(102)包括存储器单元阵列和与NAND存储器串(208)阵列的源极接触的第一半导体层(1002)。第二半导体结构(108)包括第二半导体层(3904)、存储器单元阵列的包括与第二半导体层(3904)的第一侧接触的第一晶体管(4020，4022)的第一外围电路(4016，4018)、以及NAND存储器串(208)阵列的包括与第二半导体层(3904)的第二侧接触的第二晶体管(4008，4010)的第二外围电路(4004，4006)，第二侧与第一侧相对。
- 半导体器件和包括该半导体器件的电子系统-202211604342.5
- 李炫姃;崔宰浩;崔韩梅 - 三星电子株式会社
- 2022-12-13 - 2023-06-20 - H10B43/40
- 提供了半导体器件和包括该半导体器件的电子系统。所述半导体器件包括：外围电路结构，位于衬底上；以及存储单元阵列，位于外围电路结构上，并且包括在与衬底的上表面基本垂直的第一方向上布置的多个存储单元，其中，外围电路结构包括：第一元件隔离层，位于衬底上并且限定第一有源区；沟道半导体层，位于第一有源区上并且包括处于比第一元件隔离层的上表面高的高度处的上表面；第一栅极结构，位于沟道半导体层上；第二元件隔离层，位于衬底上，限定第二有源区和第三有源区，并且包括处于比第一元件隔离层的上表面高的高度处的上表面；第二栅极结构，位于第二有源区上；以及第三栅极结构，位于第三有源区上。
- 非易失性半导体存储装置-201780001846.9
- 野田敏史;谷口泰弘;葛西秀男;加藤贵文;川嶋泰彦;大和田福夫 - 株式会社佛罗迪亚
- 2017-04-11 - 2023-06-20 - H10B43/40
- 根据本发明的非易失性半导体存储装置(1)中，通过将电容元件(C1、C2)的电容侧壁绝缘膜(21)与关注耐电压而膜质和膜厚度被调节的、存储器单元(2)的侧壁隔板(13a、13b)做成同一层，因此能够提高电容元件(C1、C2)的耐电压特性的同时，使电容特性稳定。此外，在该非易失性半导体存储装置(1)中，不需要如现有技术的用于将施加到电容元件的电压抑制为低电压的电源，相应地可以简化结构，并且可以实现小型化。
- 微电子装置及相关存储器装置以及电子系统-202180051709.2
- 河合鉱一;鎌田义彦;福住嘉晃;村越有 - 美光科技公司
- 2021-08-05 - 2023-05-26 - H10B43/40
- 一种微电子装置包括第一数字线、第二数字线及多路复用器装置。所述第一数字线耦合到存储器单元串。所述第二数字线耦合到额外存储器单元串。所述第二数字线在第一水平方向上从所述第一数字线偏移且在正交于所述第一水平方向的第二水平方向上与所述第一数字线基本上对准。所述多路复用器装置在所述第一水平方向上水平插入于所述第一数字线与所述第二数字线之间。所述多路复用器装置与所述第一数字线、所述第二数字线及页面缓冲器装置电连通。还描述额外微电子装置、存储器装置及电子系统。
- 前道工艺互连结构以及相关联的系统和方法-202180062799.5
- K·K·柯比;K·R·帕雷克 - 美光科技公司
- 2021-08-18 - 2023-05-12 - H10B43/40
- 本公开提供用于具有前道工艺互连结构的半导体装置的系统和方法。所述半导体装置可包含：介电材料，其具有形成在半导体或硅衬底材料的前侧上的后侧和前侧；及传导材料，其在所述介电材料的所述前侧上。所述传导材料可具有线部分及电耦合到所述线部分并通过所述介电材料与所述衬底材料的所述前侧分开的互连结构。所述互连结构具有界定接触表面的后侧。所述半导体装置可进一步包含靠近所述介电材料的所述前侧的半导体裸片、封围所述半导体裸片的至少一部分的绝缘材料及开口，通过所述开口暴露所述互连结构的所述后侧处的所述有源接触表面以进行电连接。
- 半导体存储装置-202211698753.5
- 佐藤順平 - 铠侠股份有限公司
- 2018-07-27 - 2023-04-14 - H10B43/40
- 本发明的实施方式提供一种能微细化的半导体存储装置。本发明的实施方式的半导体存储装置包含：基板；控制电路，设置在基板上，且包含晶体管；第1焊垫区域，包含基板上方的焊垫；第2焊垫区域，包含基板上方的焊垫；n个配线层；以及第1配线区域。n个配线层是基板上方的n(n为3以上的自然数)个配线层，n个配线层位于距离基板互不相同的高度，n个配线层各自包含配线。第1配线区域在第1轴延伸的方向上位于控制电路的端部与基板的端部之间，并且在第2轴延伸的方向上与第1焊垫区域并排，不包含晶体管，且不包含与基板连接的接点，包含有在n个配线层中的m(m为3以上且超过n/2、且n以下的自然数)个配线层中沿着第2轴延伸的配线。
- 存储器元件及其制作方法-201910448466.0
- 赖二琨;龙翔澜 - 旺宏电子股份有限公司
- 2019-05-27 - 2023-04-07 - H10B43/40
- 本发明公开了一种存储器元件及其制作方法，该存储器元件可以配置来作为立体NAND快闪存储器，包括多个导电条带堆叠结构。这些导电条带堆叠结构包括配置来作为字线的多个中间阶层导电条带，以及配置来作为串列选择线的上方阶层导电条带；多个第一图案化导体设置在多个导电条带堆叠结构上方；多个链接单元，将多个中间阶层导电条带中的多个对应导电条带连接到多个第一图案化导体中的多个第一图案化导体。多个链接单元中的多个链接单元包括多个开关，可以响应上方阶层导电条带中的多个导电条中的信号。
- 非易失性存储器设备-202210637209.3
- 任琫淳;金炯坤 - 三星电子株式会社
- 2022-06-07 - 2023-02-07 - H10B43/40
- 一种非易失性存储器设备，包括存储器单元区和在垂直方向上在存储器单元区下方的外围电路区。存储器单元区包括上基底、在垂直方向上延伸的沟道结构和在第一方向上延伸的第一上金属线。外围电路区包括在第二方向上延伸的第一下金属线和第一下金属线上的第一过孔结构以及第一下金属线上的第二过孔结构，第二过孔的顶表面与上基底接触。存储器单元区还包括穿过上基底和第一过孔结构并将第一上金属线电连接到第一下金属线的第一贯穿孔结构；并且第一上金属线通过第一贯穿孔结构、第一下金属线和第二过孔结构电连接到上基底。
- 半导体器件-201711293317.9
- 沈善一;崔升旭 - 三星电子株式会社
- 2017-12-08 - 2023-02-07 - H10B43/40
- 一种半导体器件包括在半导体衬底上的多个单元栅电极。单元栅电极的端部包括在平行于半导体衬底的表面的方向上延伸的台阶状的垫区域。垂直结构在半导体衬底上并穿过所述多个单元栅电极。垂直结构分别包括沟道层。上外围晶体管设置在半导体衬底上。上外围晶体管包括在比所述多个单元栅电极的水平更高的水平处的上外围栅电极、穿过上外围栅电极并电连接到垫区域的主体图案、以及在上外围栅电极与主体图案之间的栅极电介质层。
- 半导体结构及其制备方法-202110791525.1
- 尤康;白杰 - 长鑫存储技术有限公司
- 2021-07-13 - 2023-01-17 - H10B43/40
- 本申请实施例涉及一种半导体结构及其制备方法。该制备方法包括：提供基底，基底包括外围电路区域，所述外围电路区域内形成有浅沟槽隔离结构，浅沟槽隔离结构于外围电路区域内隔离出若干个间隔排布有源区；浅沟槽隔离结构内形成有氮化硅填充层；于有源区上形成叠层结构，所述叠层结构包括第一氧化硅掩膜层及氮化硅掩膜层，第一氧化硅掩膜层位于基底上，氮化硅掩膜层位于第一氧化硅掩膜层的上表面，并贯穿第一氧化硅掩膜层，与氮化硅填充层相接触；去除氮化硅掩膜层及部分氮化硅填充层，使得浅沟槽隔离结构中保留的氮化硅填充层的上表面与基底的上表面相平齐。消除了外围电路区域表面不平整对半导体结构电学性能的影响。
- 半导体存储装置-201810844160.2
- 佐藤順平 - 铠侠股份有限公司
- 2018-07-27 - 2023-01-06 - H10B43/40
- 本发明的实施方式提供一种能微细化的半导体存储装置。本发明的实施方式的半导体存储装置包含：基板；控制电路，设置在基板上，且包含晶体管；第1焊垫区域，包含基板上方的焊垫；第2焊垫区域，包含基板上方的焊垫；n个配线层；以及第1配线区域。n个配线层是基板上方的n(n为3以上的自然数)个配线层，n个配线层位于距离基板互不相同的高度，n个配线层各自包含配线。第1配线区域在第1轴延伸的方向上位于控制电路的端部与基板的端部之间，并且在第2轴延伸的方向上与第1焊垫区域并排，不包含晶体管，且不包含与基板连接的接点，包含有在n个配线层中的m(m为3以上且超过n/2、且n以下的自然数)个配线层中沿着第2轴延伸的配线。
- 专利分类
