“杨远程”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果72个，建议您升级VIP下载更多相关专利

[发明专利]三维存储器件及其形成方法-CN202180002722.9在审
发明人： 杨远程;周文犀;夏志良;刘威 -专利权人：长江存储科技有限责任公司
申请日： 2021-06-30 - 公布日： 2023-10-20 - 主分类号： H10B43/35 文献下载
摘要：一种三维(3D)存储器件包括第一衬底、第一半导体结构和第二半导体结构。第一半导体结构设置在第一衬底上。第一半导体结构包括第二衬底和设置在第二衬底之上的外围器件，并且外围器件面向第一衬底形成。第二半导体结构设置在第一半导体结构上。第二半导体结构包括掺杂半导体层和设置在掺杂半导体层和第一半导体结构之间的存储器阵列结构。
三维存储器件及其形成方法

[发明专利]用于半导体器件中的半导体层的热处理的方法-CN202180004020.4在审
发明人：张坤;刘磊;杨远程;周文犀;夏志良 -专利权人：长江存储科技有限责任公司
申请日： 2021-10-30 - 公布日： 2023-08-22 - 主分类号： H01L21/268 文献下载
摘要：公开了用于对半导体器件进行热处理的方法。一种方法包括：获得具有非晶硅的处理区域的图案；使激光束与处理区域对准，激光束在聚焦激光光斑中，聚焦激光光斑具有等于或大于处理区域的光斑区域；以及通过朝向处理区域发射激光束持续处理时段来对处理区域执行激光退火。
用于半导体器件中的半导体热处理方法

[发明专利]垂直存储器设备及其形成方法-CN202180005010.2在审
发明人：杨涛;赵冬雪;杨远程;刘磊;张坤;王迪;周文犀;夏志良;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2021-12-14 - 公布日： 2023-08-18 - 主分类号： H10B12/00 文献下载
摘要：本公开内容涉及一种包括阶梯结构的存储器结构。阶梯结构可以包括底部选择栅极、形成在底部选择栅极上方的板线、以及形成在板线上方的字线。柱可延伸穿过底部选择栅极、板线和字线。该存储器结构还可以包括形成在柱下方的源极结构和形成在柱上方的漏极帽。存储器结构还可以包括形成在漏极帽上方的位线。
垂直存储器设备及其形成方法

[发明专利]三维存储器及其制备方法-CN202110490067.8有效
发明人： 杨远程;刘磊;周文犀 -专利权人：长江存储科技有限责任公司
申请日： 2021-05-06 - 公布日： 2023-08-18 - 主分类号： H10B43/35 文献下载
摘要：本申请提供了一种三维存储器及其制备方法。该方法包括：在衬底上形成包括交替叠置的电介质层和第一牺牲层的叠层结构；形成贯穿叠层结构的沟道孔并在沟道孔的侧壁上依次形成功能层和沟道层，以形成沟道结构；形成贯穿至少一个第一牺牲层的顶部选择栅切口；经由顶部选择栅切口，依次去除至少一个第一牺牲层和功能层的与至少一个第一牺牲层对应的部分，以形成选择栅极间隙；在选择栅极间隙内形成第二牺牲层；以及将叠层结构内的第一牺牲层和第二牺牲层置换为包括栅极阻挡层和导电层的栅极层。该三维存储器及其制备方法能够提高顶部选择晶体管的阈值电压的稳定性，并提高顶部选择晶体管的可靠性。
三维存储器及其制备方法

[发明专利]具有垂直晶体管的存储器器件及其形成方法-CN202180004070.2在审
发明人：杨涛;赵冬雪;杨远程;夏志良;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2021-10-31 - 公布日： 2023-08-11 - 主分类号： H10B12/00 文献下载
摘要：在某些方面中，一种存储器器件包括垂直晶体管、存储单元和位线。垂直晶体管包括在第一方向上延伸的半导体主体。半导体主体包括掺杂的源极、掺杂的漏极和沟道部分。存储单元耦合到第一端子。第一端子是源极和漏极中的一者。位线在垂直于第一方向的第二方向上延伸并且与第二端子接触。第二端子是源极和漏极中的另一者，第二端子形成在半导体主体的突出部的所有侧面上。位线通过第二端子与半导体主体的沟道部分分离。
具有垂直晶体管存储器器件及其形成方法

[发明专利]垂直存储器器件及其操作方法-CN202180004980.0在审
发明人：赵冬雪;杨涛;杨远程;刘磊;王迪;张坤;周文犀;夏志良;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2021-11-10 - 公布日： 2023-07-14 - 主分类号： H10B12/00 文献下载
摘要：本公开内容涉及用于对存储器器件执行操作的方法。存储器器件可以包括：底部选择栅极；底部选择栅极上方的板线；板线上方的字线；延伸穿过底部选择栅极、板线和字线的柱；柱下方的源极线；柱上方的漏极帽；以及形成在漏极帽上方的位线。方法可以包括将第一正电压偏置施加到底部选择栅极并且将第二正电压偏置施加到字线。方法还可以包括在字线达到第二正电压偏置之后将第三正电压偏置施加到位线。方法还可以包括将接地电压施加到字线及将接地电压施加到位线。
垂直存储器器件及其操作方法

[发明专利]具有交错布局中的垂直晶体管的存储器器件-CN202180004117.5在审
发明人：杨涛;赵冬雪;杨远程;夏志良;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2021-10-31 - 公布日： 2023-07-04 - 主分类号： H10B43/35 文献下载
摘要：在某些方面中，一种存储器器件包括存储器单元的阵列、多条字线和多个缝隙结构。每个存储器单元包括垂直晶体管和耦合到垂直晶体管的存储单元。存储器单元的阵列在第一方向上以行布置并且在第二方向上以列布置。在平面图中，两个相邻行的存储器单元彼此交错，并且两个相邻列的存储器单元彼此交错。每条字线在第二方向上延伸。每个缝隙结构在第二方向上延伸并且在第一方向上将多条字线中的两条相邻字线分离。
具有交错布局中的垂直晶体管存储器器件

[发明专利]具有垂直晶体管的存储器器件及其形成方法-CN202180004082.5在审
发明人：杨涛;赵冬雪;杨远程;夏志良;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2021-10-31 - 公布日： 2023-07-04 - 主分类号： H01L29/786 文献下载
摘要：在某些方面中，一种存储器器件包括垂直晶体管、存储单元、位线和主体线。垂直晶体管包括在第一方向上延伸的半导体主体。半导体主体包括掺杂的源极、掺杂的漏极和沟道部分。存储单元耦合到第一端子。第一端子是源极和漏极中的一者。位线在垂直于第一方向的第二方向上延伸并且耦合到第二端子。第二端子是源极和漏极中的另一者。主体线耦合到半导体主体的沟道部分。
具有垂直晶体管存储器器件及其形成方法

[发明专利]三维存储器装置及其形成方法-CN202180002482.2在审
发明人：陈亮;刘威;王言虹;夏志良;周文犀;张坤;杨远程 -专利权人：长江存储科技有限责任公司
申请日： 2021-06-30 - 公布日： 2023-06-30 - 主分类号： H10B43/40 文献下载
摘要：一种三维(3D)存储器装置包括第一半导体结构(102)、第二半导体结构(108)以及第一半导体结构(102)和第二半导体结构(108)之间的键合界面(103)。第一半导体结构(102)包括存储器单元阵列和与NAND存储器串(208)阵列的源极接触的第一半导体层(1002)。第二半导体结构(108)包括第二半导体层(3904)、存储器单元阵列的包括与第二半导体层(3904)的第一侧接触的第一晶体管(4020，4022)的第一外围电路(4016，4018)、以及NAND存储器串(208)阵列的包括与第二半导体层(3904)的第二侧接触的第二晶体管(4008，4010)的第二外围电路(4004，4006)，第二侧与第一侧相对。
三维存储器装置及其形成方法

[发明专利]三维存储器器件及其形成方法-CN202180001807.5有效
发明人： 杨远程;颜丙杰;王迪;孔翠翠;周文犀 -专利权人：长江存储科技有限责任公司
申请日： 2021-05-28 - 公布日： 2023-05-09 - 主分类号： H10B43/35 文献下载
摘要：一种三维(3D)存储器器件包括掺杂半导体层、堆叠层结构和沟道结构。堆叠层结构包括形成在掺杂半导体层上的交错的导电层和电介质层。导电层包括漏极选择栅极线和多条字线。沟道结构沿着第一方向延伸穿过堆叠层结构，并且与掺杂半导体层接触。漏极选择栅极线包括与沟道结构接触的第一电介质层以及与第一电介质层接触的第一多晶硅层。
三维存储器器件及其形成方法

[发明专利]三维存储器及其制造方法-CN202180022289.5在审
发明人： 杨远程;周文犀;夏志良;刘威;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2021-08-30 - 公布日： 2023-05-05 - 主分类号： H01L23/538 文献下载
摘要：本公开涉及一种三维存储器及其制造方法。该方法包括：在第一衬底上形成存储芯片；在所述存储芯片上设置半导体层；形成贯穿所述半导体层的触点；以及基于所述半导体层形成第一外围电路芯片，其中，所述第一外围电路芯片通过所述触点与所述存储芯片电连接。
三维存储器及其制造方法

[发明专利]三维存储器装置及其形成方法-CN202180002474.8在审
发明人： 杨远程;周文犀;夏志良;刘威 -专利权人：长江存储科技有限责任公司
申请日： 2021-06-30 - 公布日： 2023-05-02 - 主分类号： H10B43/35 文献下载
摘要：在某些方面，一种三维(3D)存储器装置包括第一半导体结构、第二半导体结构、第三半导体结构、第一半导体结构和第二半导体结构之间的第一键合界面、以及第二半导体结构和第三半导体结构之间的第二键合界面。第一半导体结构包括存储器单元阵列和与NAND存储器串阵列的源极接触的第一半导体层。第二半导体结构包括存储器单元阵列的包括第一晶体管的第一外围电路、以及与第一晶体管接触的第二半导体层。第三半导体结构包括存储器单元阵列的包括第二晶体管的第二外围电路、以及与第二晶体管接触的第三半导体层。第二半导体层在第一键合界面与第一外围电路之间。第三半导体层在第二键合界面与第二外围电路之间。
三维存储器装置及其形成方法

[发明专利]三维存储器装置及其形成方法-CN202180002470.X在审
发明人：陈亮;刘威;王言虹;夏志良;周文犀;张坤;杨远程;黄诗琪 -专利权人：长江存储科技有限责任公司
申请日： 2021-06-30 - 公布日： 2023-05-02 - 主分类号： H10B41/35 文献下载
摘要：在某些方面，一种三维(3D)存储器装置包括第一半导体结构、第二半导体结构、第三半导体结构、第一半导体结构和第二半导体结构之间的第一键合界面、以及第二半导体结构和第三半导体结构之间的第二键合界面。第一半导体结构包括NAND存储器串阵列和与NAND存储器串阵列的源极接触的第一半导体层。第二半导体结构包括NAND存储器串阵列的包括第一晶体管的第一外围电路、以及与第一晶体管接触的第二半导体层。第三半导体结构包括NAND存储器串阵列的包括第二晶体管的第二外围电路、以及与第二晶体管接触的第三半导体层。第一外围电路在第一键合界面与第二半导体层之间。第三半导体层在第二外围电路与第二键合界面之间。
三维存储器装置及其形成方法

[发明专利]三维存储器器件及其形成方法-CN202180002859.4在审
发明人：王言虹;刘威;陈亮;夏志良;周文犀;张坤;杨远程 -专利权人：长江存储科技有限责任公司
申请日： 2021-06-30 - 公布日： 2023-05-02 - 主分类号： H10B43/35 文献下载
摘要：在某些方面中，一种三维(3D)存储器器件包括第一半导体结构、第二半导体结构以及第一半导体结构与第二半导体结构之间的键合界面。第一半导体结构包括NAND存储器串阵列、包括第一晶体管的NAND存储器串阵列的第一外围电路、在NAND存储器串阵列与第一外围电路之间的多晶硅层、以及与第一晶体管接触的第一半导体层。多晶硅层与NAND存储器串阵列的源极接触。第二半导体结构包括NAND存储器串阵列的第二外围电路以及与第二晶体管接触的第二半导体层，该第二外围电路包括第二晶体管。第二半导体层在键合界面与第二外围电路之间。多晶硅层在第一半导体层与第二半导体层之间。
三维存储器器件及其形成方法

[发明专利]三维存储器器件及其形成方法-CN202180002867.9在审
发明人：王言虹;刘威;陈亮;夏志良;周文犀;张坤;杨远程 -专利权人：长江存储科技有限责任公司
申请日： 2021-06-30 - 公布日： 2023-05-02 - 主分类号： H10B41/35 文献下载
摘要：在某些方面中，一种三维(3D)存储器器件包括第一半导体结构、第二半导体结构以及第一半导体结构与第二半导体结构之间的键合界面。第一半导体结构包括NAND存储器串阵列、包括第一晶体管的NAND存储器串阵列的第一外围电路、在NAND存储器串阵列与第一外围电路之间的多晶硅层、以及与第一晶体管接触的第一半导体层。多晶硅层与NAND存储器串阵列的源极接触。第二半导体结构包括NAND存储器串阵列的第二外围电路以及与第二晶体管接触的第二半导体层，该第二外围电路包括第二晶体管。第二半导体层在键合界面与第二半导体层之间。多晶硅层在第一半导体层与第二半导体层之间。
三维存储器器件及其形成方法

1
2
3
4
5
下一页»
尾页
共 72 条