[发明专利]存储器装置的字线特性监测器和相关联方法及系统在审
| 申请号： | 202111240035.9 | 申请日： | 2021-10-25 |
| 公开（公告）号： | CN114496009A | 公开（公告）日： | 2022-05-13 |
| 发明（设计）人： | M·A·布莱瑟;R·J·鲁尼 | 申请（专利权）人： | 美光科技公司 |
| 主分类号： | G11C8/08 | 分类号： | G11C8/08;G11C7/12 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 王龙 |
| 地址： | 美国爱*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请案涉及存储器装置的字线特性监测器和相关联方法及系统。在一个实施例中，所述存储器装置包含存储器阵列，所述存储器阵列包含字线(例如，局部字线)及耦合到所述字线的字线驱动器。当所述存储器装置激活所述字线驱动器时，所述存储器装置可响应于字线电压达到阈值而生成诊断信号。此外，所述存储器装置可生成参考信号以将所述诊断信号与所述参考信号进行比较。在一些情况下，如果所述诊断信号指示字线特性的降级的征兆，那么所述存储器装置可基于将所述诊断信号与所述参考信号进行比较来生成警报信号。所述存储器装置可在检测到所述征兆时实施某些预防及/或防备措施。 | ||
| 搜索关键词： | 存储器 装置 特性 监测器 相关 方法 系统 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美光科技公司，未经美光科技公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202111240035.9/，转载请声明来源钻瓜专利网。
- 上一篇：与肺动脉高压的治疗有关的组合物和方法
- 下一篇：拼接显示装置
- 同类专利
- 一种存内计算电路以及基于存内计算的系统及方法-202310826932.0
- 李冰;刘怀骏;王炳猛;江皓哲 - 首都师范大学
- 2023-07-06 - 2023-10-03 - G11C8/08
- 本发明涉及存内计算技术领域，提出一种存内计算电路以及基于存内计算的系统及方法。所述存内计算电路包括多个存储单元，其中通过多个所述存储单元的移位计算操作以及减法计算操作以进行优化巴雷特模计算。本发明通过在存储单元中进行模计算，可以有效提高全同态加密中模计算的执行速度，并且可以优化全同态加密在执行计算时的功耗。
- 三维存储器及其控制方法-202110193612.7
- 崔莹;贾建权;宋雅丽;游开开;李楷威 - 长江存储科技有限责任公司
- 2021-02-20 - 2023-09-29 - G11C8/08
- 本发明涉及一种三维存储器的控制方法，三维存储器包括多个存储串和多条字线，每个存储串包括自上而下依次串联的多个存储单元，每条字线与每个存储串中相同位置的存储单元相连，控制方法包括：在编程操作的预充电阶段，同时对与每个存储串中位于底部的至少一个虚设存储单元相连的至少一条虚设字线、与每个存储串的至少一个底部选择管相连的底部选择栅以及与每个存储串的底部相连的阵列共源极进行预充电操作；其中，对至少一条虚设字线进行预充电操作的时间小于对底部选择栅或阵列共源极进行预充电操作的时间，预充电操作清除至少一个虚设存储单元中的沟道残留电子。
- 数据存储系统及其预充电策略设置方法-201911133470.4
- 朴赞辰 - 爱思开海力士有限公司
- 2019-11-19 - 2023-09-26 - G11C8/08
- 本文描述了数据存储系统及其预充电策略设置方法。一种数据存储系统包括：存储器装置，包括耦合到多个行线的多个存储器单元，并且被配置为通过至少一个端口与主机装置通信；以及存储器控制器，被配置为根据预充电控制信号来选择第一预充电策略和第二预充电策略中的一个，并且根据所选择的预充电策略、基于行线的访问地址来控制行线，其中在第一预充电策略下，第一预充电方案和第二预充电方案中的一个被应用，并且在第二预充电策略下，第一预充电方案和第二预充电方案两者在不同的时间被应用。
- 存储器器件-202210904250.2
- 高桥健介 - 铠侠股份有限公司
- 2022-07-29 - 2023-09-22 - G11C8/08
- 本实施方式提供使存储器单元的特性提高的存储器器件。第一实施方式的存储器器件具备：第一导电体层以及第二导电体层，沿着与基板交叉的第一方向相互分离地排列；第一半导体膜，与第一导电体层沿着与第一方向交叉的第二方向分离地排列；第二半导体膜，与第二导电体层沿着第二方向分离地排列；第一电阻变化膜，相对于第一半导体膜设于第一导电体层的相反侧；第二电阻变化膜，相对于第二半导体膜设于第二导电体层的相反侧；第一导电体膜，具有与第一半导体膜以及第一电阻变化膜相接的第一端、以及与第二半导体膜以及第二电阻变化膜相接的第二端。
- 半导体存储装置-202210778627.4
- 峯村洋一 - 铠侠股份有限公司
- 2022-06-30 - 2023-09-19 - G11C8/08
- 本发明的实施方式提供一种能够提高读出动作或写入动作的性能的半导体存储装置。本发明的实施方式的半导体存储装置具备字线(WL)、绝缘层(SLT)、存储单元(MCa)及(MCb)、以及位线(BLa)及(BLb)。绝缘层(SLT)邻接于字线(WL)而设置。存储单元(MCa)与字线(WL)连接。存储单元(MCb)与字线(WL)连接，配置为比存储单元(MCa)距绝缘层(SLT)更远。位线(BLa)与存储单元(MCa)连接，位线(BLb)与存储单元(MCb)连接。在读出动作中，对位线(BLa)施加电压(VBLa)，对位线(BLb)施加比电压(VBLa)高的电压(VBLb)。
- 存储器的检测方法-202210046881.5
- 楚西坤 - 长鑫存储技术有限公司
- 2022-01-14 - 2023-09-19 - G11C8/08
- 本公开提供一种存储器的检测方法，涉及半导体技术领域，用于解决无法测试存储器预充电时间的技术问题，该存储器的检测方法先在第一对角线和第二对角线上写入第一存储数据，之后再写入第二存储数据，按照第一读取顺序读取位于第一对角线和第二对角线上的存储单元的存储数据，并在每读取一个存储单元的存储数据之前，缩短与该存储单元连接的位线和参考位线预充电时间，以增加该存储单元读取时出错的几率，若是该存储单元的存储数据与第一存储数据不同或者与第二存储数据不同，则证明出错时的第一预设时间为该存储器对应的行预充电时间的边界值，缩短了测试时间，此外，对角线周边为未知数据，拓宽了测试环境的设定范围，可对不同的存储器进行测试。
- 一种面向存算阵列的高速高压字线驱动电路-202110165284.X
- 虞致国;王雨桐;顾晓峰 - 江南大学
- 2021-02-06 - 2023-09-08 - G11C8/08
- 本发明公开了一种面向存算阵列的高速高压字线驱动电路，属于集成电路技术领域。所述高速高压字线驱动电路包括字线选通电路和高压控制电路，所述字线选通电路的电源连接高压控制电路的输出，所述字线选通电路的输出端输出转换后的信号；通过改变所述高压控制电路的输入信号，使其输出第一正高压、VDD、GND和第一负高压，高压控制电路的输出与电平控制电路的电压输入相连，并命名为VREA、VERA和VCTR，所述字线选通电路可以输出第一正高压或GND。本发明公开面向存算阵列的高速高压字线驱动电路具有良好对称性，在版图设计阶段可实现良好的匹配与n阱和p阱的复用，减少版图面积，适用于大规模存算阵列。
- 用于基于字线分组的读取操作的存储器系统和方法-201911268132.1
- 哈曼·巴蒂亚;熊晨荣;张帆;内维·库马尔;吕宣宣;蔡宇 - 爱思开海力士有限公司
- 2019-12-11 - 2023-09-08 - G11C8/08
- 本发明涉及一种存储器系统，该存储器系统包括存储器装置和控制器。控制器确定与读取命令对应的目标字线所属的目标字线组。控制器确定与目标字线组对应的参考电压。控制器控制存储器装置使用参考电压对联接到目标字线的目标页面执行读取操作。
- 具有经减少汉明距离的地址位-202310049510.7
- L·兹洛特尼科;L·明茨 - 美光科技公司
- 2023-01-18 - 2023-09-05 - G11C8/08
- 本公开涉及具有经减少汉明距离的地址位。使用地址位来存取存储器单元。用于存取存储器单元的所述地址位可具有各种格式。用以存取待顺序地存取的连续位置的所述地址位可具有经减少汉明距离二进制码格式以减少从地址位的一个集合切换到地址位的另一集合的双态切换的数量。
- 非易失性存储器装置和包括其的存储器系统-201811572775.0
- 李硕珪 - 爱思开海力士有限公司
- 2018-12-21 - 2023-09-01 - G11C8/08
- 非易失性存储器装置和包括其的存储器系统。一种非易失性存储器装置包括联接到单条位线的多个存储器单元，其中，多个存储器单元各自联接到多条字线中的不同字线。该非易失性存储器装置包括被配置为基于多读取命令向字线中的目标字线依次施加第一电平的读取电压的解码器。该非易失性存储器装置包括读取电路，该读取电路被配置为通过每当第一电平的读取电压被施加到目标字线中的每一个时感测所述位线，来获得与目标字线联接的目标存储器单元的第一感测值。
- 半导体存储器件及其擦除方法-201811187885.5
- 兪登觉 - 爱思开海力士有限公司
- 2014-04-17 - 2023-08-22 - G11C8/08
- 根据本发明的一个实施例的半导体存储器件可以包括：存储器单元阵列，具有多个存储器单元；传输晶体管组，具有耦接在全局字线与局部字线之间的正常传输晶体管，局部字线与多个存储器单元耦接；以及地址解码器，与全局字线和块字线耦接正常传输晶体管的栅极共同耦接至块字线，其中，当擦除电压被提供至多个存储器单元的沟道时，地址解码器使通过从块字线的电压中减去全局字线的电压所获得的电压逐步地增大。
- 存储器装置和操作该存储器装置的方法-202211499128.8
- 金在雄;徐晨源;郑栋在 - 爱思开海力士有限公司
- 2022-11-28 - 2023-08-11 - G11C8/08
- 本申请涉及存储器装置和操作该存储器装置的方法。本文提供了一种存储器装置，其可包括联接到多条位线和公共源极线的多个存储器单元。存储器装置还可包括控制电路，控制电路被配置为控制外围电路对所选字线的所选存储器单元执行包括两个或更多个编程步骤的编程操作。外围电路可被配置为对所选存储器单元执行两个或更多个编程步骤中的第一编程步骤，然后执行在预定义时间内将解捕获电压施加到多条位线和公共源极线的解捕获操作，此后对所选存储器单元执行两个或更多个编程步骤中的第二编程步骤。
- 存储器及其操作方法-202110722171.5
- 郭路;陶伟;曹坚;陶媛;程泊轩 - 长江存储科技有限责任公司
- 2021-06-28 - 2023-08-08 - G11C8/08
- 本发明实施例提供了一种存储器及其操作方法。其中，存储器包括：至少一个存储单元阵列块，其包括多层存储单元以及对应每层存储单元设置的字线层；字线驱动器，其与存储单元阵列块耦接；以及控制电路，用于控制字线驱动器；存储单元阵列块包括：相邻设置的第一存储单元阵列子块和第二存储单元阵列子块；以及子块配置区，其包括设置在第一存储单元阵列子块与第二存储单元阵列子块之间的K层存储单元层和相应的K层字线层，并且其用于控制选择第一存储单元阵列子块和第二存储单元阵列子块，其中K为大于或等于2的整数；通过子块配置区，使第一存储单元阵列子块的用于存储数据的存储单元层数等于第二存储单元阵列子块的用于存储数据的存储单元层数。
- 存储器装置-202210093465.0
- 赖志强 - 华邦电子股份有限公司
- 2022-01-26 - 2023-08-04 - G11C8/08
- 本发明提供了一种存储器装置，其耦接一存储器控制器，存储器装置包括一存储单元以及一存取电路。存储单元包括多个存储胞。每一存储胞耦接一字线。存取电路配置于存储器控制器与存储单元之间，并与存储器控制器及存储单元耦接。在一正常模式下，当存储器控制器发出一自动刷新指令时，存取电路对至少一字线所耦接的存储胞进行一刷新操作。在一待机模式下，存取电路每隔一特定时间，选择字线的一者，并根据所选择的字线的保持数据能力，决定是否对所选择的字线所耦接的存储胞进行刷新操作。在本发明中，存储器对数据保存能力较好的存储胞进行较少次的刷新操作，故可减少存储器于待机模式下的功耗。
- 字线驱动电路、字线驱动方法和存储器-202210050699.7
- 楚西坤 - 长鑫存储技术有限公司
- 2022-01-17 - 2023-07-25 - G11C8/08
- 本公开涉及半导体电路设计领域，特别涉及一种字线驱动电路、字线驱动方法和存储器，包括：驱动反相器，输入端用于接收字线控制信号，输出端用于输出字线驱动信号，字线驱动信号用于驱动至少一个子字线驱动器；子字线驱动器包括第一输入端、第二输入端、第三输入端和输出端；子字线驱动器，基于第一输入端输入的数据，将第二输入端输入的数据或第三输入端输入的数据同步至输出端；第一控制模块，输出端连接第二输入端，被配置为，基于第一控制信号上拉第一驱动信号；第二控制模块，输出端连接第二输入端，被配置为，基于第一控制信号下拉第一驱动信号，且对第一驱动信号的电压下拉速率满足预设值，以提高子字线驱动电路中PMOS的可靠性。
- 字线驱动电路、字线驱动方法和存储器-202210050706.3
- 楚西坤 - 长鑫存储技术有限公司
- 2022-01-17 - 2023-07-25 - G11C8/08
- 本公开涉及半导体电路设计领域，特别涉及一种字线驱动电路、字线驱动方法和存储器，包括：驱动反相器，输入端用于接收字线控制信号，输出端用于输出字线驱动信号；所述子字线驱动器基于所述第一输入端输入的数据，将所述第二输入端输入的数据或所述第三输入端输入的数据同步至所述输出端；第一控制模块，基于第一控制信号上拉所述第一驱动信号；第二控制模块，基于所述第一控制信号下拉所述第一驱动信号；上拉模块，用于在等待阶段，基于所述第二驱动信号将所述第一驱动信号上拉至预设电压；所述上拉模块对所述第一驱动信号的电压上拉速率大于所述第二控制模块对所述第一驱动信号的电压下拉速率，以提高子字线驱动电路中PMOS的可靠性。
- 一种读出电路架构和感测放大电路-202210044918.0
- 杨桂芬;池性洙 - 长鑫存储技术有限公司
- 2022-01-14 - 2023-07-25 - G11C8/08
- 本发明提供了一种读出电路架构和感测放大电路，包括：读出放大单元，包括：第一P型晶体管和第二P型晶体管；第一偏移补偿单元，包括：第一偏移补偿管和第二偏移补偿管；其中，第一P型晶体管设置于第一区域中，第二P型晶体管设置于第二区域中；第一区域与第二区域沿第一方向间隔排布时，第一偏移补偿管和第二偏移补偿管均设置于第三区域中，第三区域位于第一区域与第二区域之间；第一区域与第二区域沿第一方向邻近排布时，第一偏移补偿管和第二偏移补偿管分别设置于第四区域和第五区域中。本申请能够提高读取结果准确度，提高性能。
- 半导体存储器设备和操作该半导体存储器设备的方法-202211596500.7
- 崔亨进 - 爱思开海力士有限公司
- 2022-12-08 - 2023-07-21 - G11C8/08
- 本公开涉及半导体存储器设备和操作该半导体存储器设备的方法。一种半导体存储器设备可以包括存储器单元阵列电路和字线驱动电路。存储器单元阵列电路可以与多个字线连接以在编程操作中存储数据。字线驱动电路可以在编程操作中使用编程电压来驱动字线之中的被选择的字线。字线驱动电路可以使用阶跃通过电压来驱动邻近被选择的字线的未被选择的字线中的每个未被选择的字线，该阶跃通过电压包括至少两个阶跃电压。
- 半导体器件和半导体系统-202210785892.5
- 黄正振;刘圣女;崔珉准 - 爱思开海力士有限公司
- 2022-07-04 - 2023-07-21 - G11C8/08
- 公开了半导体器件和半导体系统。半导体器件包括地址输入电路，该地址输入电路被配置为升高行地址的至少一个比特位的电压电平以产生升压地址，以及基于行地址和升压地址的其他比特位来驱动第一节点的信号。该半导体器件还包括字线选择信号发生电路，其被配置为基于第一节点的信号来驱动第二节点的信号，以及基于第二节点的信号来产生用于选择字线的字线选择信号。
- 存储器装置及其操作方法-202210090830.2
- 胡瀚文;李永骏 - 旺宏电子股份有限公司
- 2022-01-26 - 2023-07-11 - G11C8/08
- 本发明提供存储器装置与其操作方法。该存储器装置的操作方法包括：于一第一阶段内，选择一整体信号线，选择一第一串选择线，不选一第二串选择线，选择一第一字线，以及不选一第二字线；于一第二阶段内进行感应；于一第三阶段内，维持该整体信号线、该被选第一字线与该不选第二字线的多个电压，不选该第一串选择线与选择该第二串选择线以将该第一串选择线与该第二串选择线的多个电压切换；以及于一第四阶段内进行感应。
- 存储器装置和存储器装置的操作方法-202211584403.6
- 金熙重;柳廷旻;赵诚珍 - 三星电子株式会社
- 2022-12-09 - 2023-07-11 - G11C8/08
- 公开了一种存储器装置和存储器装置的操作方法。所述存储器装置包括：存储器核，包括多个存储器单元；以及控制逻辑，从外部装置接收第一激活命令和第一行地址并且响应于第一激活命令，激活来自所述多个存储器单元之中的与第一行地址对应的存储器单元。控制逻辑包括寄存器和计数器。控制逻辑将第一行地址记录在寄存器中的一个中，通过使用计数器中的第一计数器对第一行地址的激活计数进行计数，并且通过使用计数器中的第二计数器对第一行地址的寿命计数进行计数。
- 字线或立柱状态检测以实现更快读取存取时间-202211657120.X
- V·莫斯基亚诺;S·S·瑞胡那森;W·迪·弗朗西斯可 - 美光科技公司
- 2022-12-22 - 2023-06-27 - G11C8/08
- 本公开是针对字线或立柱状态检测以实现更快读取存取时间。存储器装置包含配置成子块的存储器胞元阵列。子块的存储器胞元耦合到所述阵列的立柱，且与多个字线相关联。为执行读取操作，与所述阵列耦合的控制逻辑执行操作，所述操作包含：跟踪选定字线在能够从与所述选定字线相关联的存储器胞元读取数据之前达到通过电压所花费的时间长度；响应于所述时间长度满足第一阈值准则，致使在读取所述数据之前经过第一延迟时间；及响应于所述时间长度满足比所述第一阈值准则长的第二阈值准则，致使在读取所述数据之前经过第二延迟时间，所述第二延迟时间比所述第一延迟时间长。
- 一种存储块及存储器-202111590252.0
- 尚为兵;李红文 - 长鑫存储技术有限公司
- 2021-12-23 - 2023-06-27 - G11C8/08
- 本发明涉及一种存储块以及存储器，存储块包括沿第一方向设置的若干个存储阵列，每一所述存储阵列沿第二方向被划分为至少两个阵列单元，所述第一方向与所述第二方向互相垂直；若干个读写控制电路，所述读写控制电路设置在相邻的两个所述存储阵列之间；若干个数据信号线，用于电连接所述读写控制电路和所述阵列单元；其中，每一所述存储阵列的不同阵列单元通过不同的所述数据信号线电连接至不同的所述读写控制电路。本发明实施例的存储块具有功耗低的优势。
- 存储器阵列及其操作方法-202111603373.4
- 林立伟 - 华邦电子股份有限公司
- 2021-12-24 - 2023-06-27 - G11C8/08
- 本发明提供一种存储器阵列，包括：多组字线；多条位线；以及多个存储单元，各所述多个存储单元分别设置在所述多组字线与所述多条位线彼此的交叉处。每一个存储单元包括第一与第二导电阻丝构件以及开关电路，所述第一与所述第二导电阻丝构件的一端耦接至所述多条位线中的相应位线，一端耦接至所述开关电路。在差动式模式下操作时，依据所述第一与所述第二导电阻丝构件的读取电流来进行读取。在单端式模式下操作时，依据所述第一与所述第二导电阻丝构件中成形出导电阻丝者的读取电流以及参考电流来进行读取。
- 存储器装置控制方案及相关联方法、装置和系统-202211470428.3
- B·万莱文;C·J·卡瓦姆拉 - 美光科技公司
- 2022-11-23 - 2023-06-23 - G11C8/08
- 公开了存储器装置控制方案及相关联方法、装置和系统。一种方法可包含激活第一目标字线。所述方法还可包含当所述第一目标字线激活时，将邻近所述第一目标字线的第二字线耦合到相关联第一主字线。此外，所述方法可包含当所述第一目标字线激活时，将所述相关联主字线耦合到负字线电压。
- 存储阵列自动扩展方法、装置、设备及介质-202111574484.7
- 李明浩;白黎;陈川江 - 长鑫存储技术有限公司
- 2021-12-21 - 2023-06-23 - G11C8/08
- 本公开实施例涉及一种存储阵列自动扩展方法、装置、设备及介质，所述方法包括：获取目标扩展存储阵列字线总数、目标扩展存储阵列位线总数；根据所述字线总数、所述位线总数、平移阵列字线总数、平移阵列位线总数以及预设平移规则，计算平移阵列在平移方向上的平移量；根据平移量、重复阵列字线总数、重复阵列位线总数以及预设复制规则，计算重复阵列在复制方向上的复制次数；控制至少部分平移阵列及至少部分重复阵列沿平移方向平移所述平移量，及控制重复阵列沿复制方向复制所述复制次数，以得到目标扩展存储阵列。本公开避免了手动扩展存储阵列的过程中出现边界不清或坐标偏移等错误，有效地提高了半导体存储产品的生产效率及出货质量。
- 基于系统的字线群组的自适应读取重试偏移-202211617407.X
- S·卡达萨尼;P·舒克拉;S·A·斯托勒;R·帕迪利亚;C·M·朱 - 美光科技公司
- 2022-12-15 - 2023-06-20 - G11C8/08
- 本公开涉及基于系统的字线群组施加自适应读取重试偏移。一种方法包含：针对字线群组的存储器单元集合，确定对应于所述字线群组的所述存储器单元集合的质量的参数；以及针对所述存储器单元集合，确定对应于所述参数的电压偏移值的范围。所述方法可另外包含：基于所述参数或所述电压偏移值的范围或这两者来确定待施加于所述字线群组的所述存储器单元集合的电压偏移；以及将对应于确定的所述电压偏移的信号施加于所述字线群组的所述存储器单元集合。
- 存储器-202111539915.6
- 李红文;尚为兵;张良 - 长鑫存储技术有限公司
- 2021-12-15 - 2023-06-16 - G11C8/08
- 本公开实施例提供一种存储器，包括：沿第一方向延伸的位线以及沿第二方向延伸的字线；沿第一方向排布的读写控制电路以及多个存储模块，存储模块包括：沿第一方向排布的存储器阵列以及放大器阵列，存储器阵列包括至少一个存储单元，放大器阵列包括至少一个放大单元，每一位线与相应的放大单元的第一端电连接，每一字线与相应的存储单元电连接；列选择电路，列选择电路与读写控制电路分别位于多个存储模块的相邻侧；沿第一方向延伸的m条列选择线，每一列选择线电连接沿第一方向排布的放大单元的控制端，m为大于1的正整数；沿第三方向延伸的n条电连接线，每一电连接线用于电连接列选择电路以及相应的列选择线，n为大于1的正整数，且n≤m。
- 多平面存储器装置中的不对称平面驱动器电路-202180054473.8
- K·C·C·卡瓦利普拉普;萧江华;山田重和 - 美光科技公司
- 2021-08-04 - 2023-06-13 - G11C8/08
- 一种存储器装置包含：存储器阵列，其包括多个平面；主要平面驱动器电路，其包括用以支持对所述多个平面中的任一者的读取操作、编程操作和擦除操作的组件；以及次要平面驱动器电路，其包括用以支持对所述多个平面中的相关联一者的读取操作的组件。所述主要平面驱动器电路被配置成对所述多个平面中的第一平面执行第一读取操作，并且所述次要平面驱动器电路被配置成与所述第一读取操作同时地对所述多个平面中的第二平面执行第二读取操作。
- 包含共享驱动器栅极的字线驱动器电路系统及相关方法、装置和系统-202211458736.4
- C·J·卡瓦姆拉;J·W·汤普森;B·万莱文 - 美光科技公司
- 2022-11-17 - 2023-06-09 - G11C8/08
- 公开了包含共享驱动器栅极的字线驱动器电路系统，及相关方法、装置和系统。装置可包含数个字线驱动器，其中所述数个字线驱动器中的每一字线驱动器包含第一晶体管和第二晶体管。所述装置还可包含数个第一驱动器栅极，其中每一字线驱动器的所述第一晶体管具有耦合到所述数个驱动器栅极的专用第一驱动器栅极的栅极。此外，所述装置可包含耦合到所述数个字线驱动器中的每一者的每一第二晶体管的栅极的第二驱动器栅极。
- 专利分类
