“G11C8/06”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果37个，建议您升级VIP下载更多相关专利

[发明专利]用于子阵列寻址的设备及方法-CN201880079943.4有效
发明人： G·E·胡申;R·C·墨菲 -专利权人：美光科技公司
申请日： 2018-12-10 - 公布日： 2023-10-20 - 主分类号： G11C8/06 文献下载
摘要：本发明描述涉及用于电子存储器及/或存储装置的子阵列寻址的系统、设备及方法。可经由独立子阵列寻址而实现对不同子阵列内的不同行的同时存取，使得所述子阵列中的每一者可用作“虚拟存储体”。如此存取所述不同行可提供对从相应行存取的数据值被发送到目的地位置的经改进吞吐量。举例来说，一个此种设备包含在存储器装置的存储体内的多个子阵列。所述存储体内的电路耦合到所述多个子阵列。所述电路可经配置以在一时间周期期间激活第一子阵列中的特定序数位置处的行且在同一时间周期期间激活所述多个子阵列中的第二子阵列中的不同序数位置处的行。
用于阵列寻址设备方法

[发明专利]解码电路及具有该解码电路的半导体存储器装置-CN201910903141.7有效
发明人：金相桓 -专利权人：爱思开海力士有限公司
申请日： 2019-09-24 - 公布日： 2023-08-08 - 主分类号： G11C8/06 文献下载
摘要：解码电路及具有该解码电路的半导体存储器装置。半导体存储器装置包括存储器单元阵列、缓冲器单元、控制逻辑、以及解码单元。存储器单元阵列包括多个存储器单元。联接到存储器单元阵列的缓冲器包括第一存储区、第二存储区和转换存储区。控制逻辑输出表示缓冲器的操作模式的模式控制信号。解码电路基于模式控制信号，将缓冲器的操作模式控制为使得转换存储区作为主存储区和修复存储区中任何之一操作。
解码电路具有半导体存储器装置

[发明专利]半频存储器装置中的重影命令抑制-CN202210897944.8在审
发明人： N·S·斯里拉姆;K·马组德尔 -专利权人：美光科技公司
申请日： 2022-07-28 - 公布日： 2023-05-02 - 主分类号： G11C8/06 文献下载
摘要：本申请案涉及半频存储器装置中的重影命令抑制。存储器装置包含命令接口，所述命令接口经配置以经由多个命令地址位从主机装置接收双循环命令。所述存储器装置还包含命令解码器，其经配置以在所述双循环命令的第一循环中对所述多个命令地址位的第一部分进行解码。所述命令解码器包含掩模电路系统。所述掩模电路系统包含经配置以生成掩模信号的掩模生成电路系统。所述掩模电路系统还包含多路复用器电路系统，其经配置以应用所述掩模信号以阻止所述命令解码器在所述双循环命令的第二循环中解码所述多个命令地址位的第二部分。
存储器装置中的重影命令抑制

[发明专利]用于ZQ校准的设备、系统及方法-CN202211181571.0在审
发明人：李贤义;尹元柱 -专利权人：美光科技公司
申请日： 2022-09-27 - 公布日： 2023-04-07 - 主分类号： G11C8/06 文献下载
摘要：本公开涉及用于ZQ校准的设备、系统及方法。一种半导体装置可包含一或多个输出驱动器。可通过将体电压施加到输出驱动器的一或多个晶体管来调整所述输出驱动器以进行阻抗匹配。在一些实例中，所施加的所述体电压可基于参考电压与外部端子处的电压之间的比较。在一些实例中，所述半导体装置可包含：校准电路，其包含比较器及递增/递减计数器，所述递增/递减计数器基于来自所述比较器的信号产生指示将施加的所述体电压的代码。在一些实例中，所述体电压可由电压产生器施加。
用于 zq 校准设备系统方法

[发明专利]地址锁存器、地址控制电路和半导体装置-CN202210469906.2在审
发明人：金智恩 -专利权人：爱思开海力士有限公司
申请日： 2022-04-28 - 公布日： 2023-03-10 - 主分类号： G11C8/06 文献下载
摘要：本申请公开了地址锁存器、地址控制电路和包括地址控制电路的半导体装置。该地址锁存器包括第一地址处理单元和第二地址处理单元。第一地址处理单元基于读取命令和写入命令来锁存外部地址信号，以通过输出节点输出第一锁存的信号。第二地址处理单元基于突发长度被设置为第一值的读取命令来锁存外部地址信号，以及基于内部读取命令通过输出节点来输出第二锁存的信号。
地址锁存器控制电路半导体装置

[发明专利]存储器-CN202210409391.7在审
发明人：刘敏秀;都殷协 -专利权人：爱思开海力士有限公司
申请日： 2022-04-19 - 公布日： 2022-12-20 - 主分类号： G11C8/06 文献下载
摘要：公开了一种存储器，其包括：多个行线；多个列线；以及多个存储单元，每个存储单元耦接至行线之中的一个行线和列线之中的一个列线，其中，与行线之中的基于行地址选择的行线相对应的存储单元同时被激活，并且从激活的存储单元之中的与基于列地址选择的列线相对应的存储单元读取数据，并且被选择的列线彼此不相邻。
存储器

[发明专利]用于基于地址的存储器性能的设备和方法-CN202180016441.9在审
发明人： B·D·巴里 -专利权人：美光科技公司
申请日： 2021-02-26 - 公布日： 2022-12-02 - 主分类号： G11C8/06 文献下载
摘要：用于基于地址的存储器性能的设备、系统和方法。存储器阵列可包含第一性能区域和第二性能区域，其中每一性能区域可具有彼此不同的性能特性。可基于与每一区域相关联的地址区分所述第二区域与所述第一区域。所述第二性能区域可具有基于布局、组件、逻辑电路及其组合中的差异的不同性能特性。举例来说，与所述第一区域相比，所述第二区域可具有较小差异的数据端子、较短长度的数字线、不同类型的感测放大器、不同的刷新地址跟踪及其组合。控制器可基于所存取的存储器区域而以不同时序对所述存储器执行存取操作。
用于基于地址存储器性能设备方法

[发明专利]用于存储和搜索任意范围段的模拟内容可寻址存储器-CN202111253744.0在审
发明人： J·P·斯特罗恩;李灿;C·格雷夫斯 -专利权人：慧与发展有限责任合伙企业
申请日： 2021-10-27 - 公布日： 2022-11-25 - 主分类号： G11C8/06 文献下载
摘要：本公开涉及用于存储和搜索任意范围段的模拟内容可寻址存储器。公开使得能够存储和搜索任意模拟值范围段的系统、设备、电路、方法和非暂态计算机可读介质。公开具有在值范围之外、在多个不相交范围中的任何一个之内、或在多个范围之外存储和搜索的能力的各种模拟内容可寻址存储器(aCAM)电路实施。公开的aCAM电路实施使得对复杂输入特征的搜索更灵活高效，由此产生对传统解决方案的技术改进。在一些实施方式中，aCAM可包括串联连接到预充电的匹配线的多个下拉晶体管，这种情况下，如果匹配线未通过下拉晶体管放电，则aCAM检测到匹配，如果至少一个下拉晶体管处于截止状态，会发生匹配线不放电的情况。在其他实施中，aCAM包括连接到匹配线以检测匹配的通栅。
用于存储搜索任意范围模拟内容寻址存储器

[发明专利]用于多个存储器阵列存储器空间的写入缓冲器实施方案-CN202010799939.4有效
发明人： G·卡列洛 -专利权人：美光科技公司
申请日： 2020-08-11 - 公布日： 2022-11-04 - 主分类号： G11C8/06 文献下载
摘要：本申请涉及用于多个存储器阵列存储器空间的写入缓冲器实施方案。一种存储器装置包括：存储器阵列，其包含可编程为单层级存储器单元SLC的存储器单元和可编程为三层级存储器单元TLC的存储器单元；存储器控制单元，其以操作方式耦合到所述存储器阵列且包含处理器，所述处理器配置成用SLC数据和TLC数据编程所述存储器单元；以及写入缓冲器，用于缓冲写入到所述存储器阵列的数据，所述写入缓冲器包含SLC数据存储器空间和TLC数据存储器空间，其中所述存储器控制单元配置成当所述TLC数据存储器空间存在溢出时，将TLC数据存储在所述SLC数据存储器空间中。
用于存储器阵列空间写入缓冲器实施方案

[发明专利]一种稀疏矩阵存算系统及方法-CN202110717321.3有效
发明人：李祎;杨岭;缪向水 -专利权人：华中科技大学
申请日： 2021-06-28 - 公布日： 2022-04-26 - 主分类号： G11C8/06 文献下载
摘要：本发明提供了一种稀疏矩阵存算系统及方法，属于微电子器件领域，系统包括：第一存储阵列用于存储稀疏矩阵非零元的坐标索引表；第二存储阵列用于存储稀疏矩阵的元素，同时作为稀疏矩阵乘法运算的原位计算核；分块存储调度单元用于将稀疏矩阵分块成若干子矩阵，按照不同的压缩格式将各子矩阵存储至第二存储阵列；且建立稀疏矩阵对应的索引表；第二外围电路用于将向量转换为电压信号，并将电压信号施加在稀疏矩阵的子矩阵对应的位线或字线上，完成稀疏矩阵与向量的乘法运算。
一种稀疏矩阵系统方法

[发明专利]使能信号发生器、存储器器件及其操作方法-CN202110903593.2在审
发明人：桑吉夫·库马尔·甄恩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-08-06 - 公布日： 2021-12-17 - 主分类号： G11C8/06 文献下载
摘要：提供了用于存储器器件的系统和方法。存存储器器件包括：存储器阵列；列选择电路，耦接至存储器阵列，其中列选择电路被配置为生成列选择信号；以及感测放大器，被配置为从存储器阵列接收数据信号。使能信号生成电路被配置为生成第一使能信号和第二使能信号。列选择电路基于第一使能信号生成列选择信号，并且感测放大器被配置为响应于第二使能信号而从存储器阵列接收数据信号。本发明的实施例还提供了使能信号发生器、存储器器件及其操作方法。
信号发生器存储器器件及其操作方法

[发明专利]通过识别位置信息执行自校准的存储器设备和存储器模块-CN202011262220.3在审
发明人：郑宪洙;郑汉基;金旺洙;郑海瀯 -专利权人：三星电子株式会社
申请日： 2020-11-12 - 公布日： 2021-05-28 - 主分类号： G11C8/06 文献下载
摘要：一种存储器模块的存储器设备包括：通过被不同于所述存储器模块的所述存储器设备的存储器设备共享的总线接收命令/地址(CA)信号的CA缓冲器，以及识别所述总线上的所述存储器设备的位置信息的校准逻辑电路。存储器设备辨识其在存储器模块中的总线上的自身位置以执行自校准，因此，即使在取决于存储器模块中的位置而变化的操作条件下，存储器设备也可以适当地操作。
通过识别位置信息执行校准存储器设备模块

[发明专利]一种NAND FLASH的数据传输方法、装置及电路-CN201910301314.8有效
发明人：束庆冉;刘会娟 -专利权人：合肥格易集成电路有限公司;北京兆易创新科技股份有限公司
申请日： 2019-04-15 - 公布日： 2021-05-18 - 主分类号： G11C8/06 文献下载
摘要：本发明实施例提供了一种NAND FLASH的数据传输方法、装置及电路，方法包括：将NAND FLASH中的数据读取至相应的PDL中；对PDL对应的2K条局部总线和2条传输总线进行预充电为高电平；其中，每条传输总线通过K个开关管分别与K条局部总线一一对应连接，每条局部总线分别与M/K个传输对管的一输出端连接；根据译码地址将需要进行数据传输的传输对管和开关管打开；根据传输总线上的差分电压确定传输数据的值。本发明实施例可以极大提高NAND FLASH的数据传输速度，同时可以有效降低NAND FLASH的数据传输功耗。
一种 nand flash 数据传输方法装置电路

[发明专利]存储装置和操作存储装置的方法-CN201610974364.9有效
发明人：朴商秀;沈炯教 -专利权人：三星电子株式会社
申请日： 2016-11-04 - 公布日： 2021-05-04 - 主分类号： G11C8/06 文献下载
摘要：本申请提供了存储装置和操作存储装置的方法。存储装置包括存储单元阵列和页缓冲器电路。存储单元阵列包括多个存储单元，而且所述多个存储单元被划分为第一存储器组和第二存储器组。第一页缓冲器组耦合至第一存储器组并且包括多个第一页缓冲器。第二页缓冲器组耦合至第二存储器组并且包括多个第二页缓冲器。第一页缓冲器组针对储存在第一页缓冲器组中的数据执行第一数据处理操作，并储存第一数据处理操作的结果。第二页缓冲器组针对储存在第二页缓冲器组中的数据执行第二数据处理操作，并储存第二数据处理操作的结果。第一数据处理操作和第二数据处理操作基本上同时执行。
存储装置操作方法

[发明专利]存储器装置及其操作方法-CN201711360150.3有效
发明人：张坤龙;陈耕晖;杨尚辑 -专利权人：旺宏电子股份有限公司
申请日： 2017-12-15 - 公布日： 2021-03-30 - 主分类号： G11C8/06 文献下载
摘要：本发明实施例揭露一种存储器装置，包括一存储器阵列、一逻辑电路、一感测放大器电路及一读取缓冲器。逻辑电路用以响应于一读取指令及一初始地址，执行一读取操作。于读取操作时，逻辑电路依据初始地址于存储器阵列中找到一目标数据。感测放大器电路用以于读取操作时，从存储器阵列中读出目标数据。读取缓冲器用以于读取操作时，缓存并输出目标数据。当一中断事件发生于读取操作期间，读取缓冲器保留读取缓冲器的一缓存内容，且逻辑电路记录一读取状态。
存储器装置及其操作方法

1
2
3
下一页»
尾页
共 37 条