[发明专利]包括贯通电极的半导体芯片以及包括其的半导体封装在审
| 申请号： | 202110692578.8 | 申请日： | 2021-06-22 |
| 公开（公告）号： | CN114551386A | 公开（公告）日： | 2022-05-27 |
| 发明（设计）人： | 孙晧荣;金成圭;李美仙 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H01L23/48 | 分类号： | H01L23/48;H01L25/065;H01L25/18 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 刘久亮;黄纶伟 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及包括贯通电极的半导体芯片以及包括其的半导体封装。半导体芯片可以包括：主体部分，主体部分具有前表面和后表面；一对贯通电极，该一对贯通电极穿透主体部分；绝缘层，绝缘层设置在主体部分的后表面和该一对贯通电极上；以及后连接电极，后连接电极设置在绝缘层上并且同时与该一对贯通电极连接，其中，该一对贯通电极之间的距离大于绝缘层的厚度的两倍。 | ||
| 搜索关键词： | 包括 贯通 电极 半导体 芯片 以及 封装 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110692578.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种单元式塑封模块、集成式功率模块及其制备方法-202310937555.8
- 王玉林;金晓行;李冯;王毅 - 江苏扬杰半导体有限公司
- 2023-07-28 - 2023-10-27 - H01L23/48
- 一种单元式塑封模块、集成式功率模块及其制备方法。涉及半导体技术领域。包括：绝缘基板，上表面设有功率金属层一；所述功率金属层一上设置有固定连接的功率连接块一；功率芯片，设有若干，通过焊接/烧结设置在所述功率金属层一上；若干所述功率芯片上表面上分别设有固定连接的功率连接块二。若干所述功率芯片为IGBT芯片，若干所述IGBT芯片的集电极焊接/烧结设置在所述绝缘基板的功率金属层一上，若干所述IGBT芯片上表面为发射极，所述发射极上设有固定连接的功率连接块二。本发明提升了集成功率模块的良率；同时可以根据用户的需要进行装配，从而提升了用户使用的灵活性。
- 半导体元件结构及其制备方法-202211665084.1
- 杨圣辉 - 南亚科技股份有限公司
- 2022-12-23 - 2023-10-27 - H01L23/48
- 本公开提供一种半导体元件结构及其制备方法，该半导体元件结构包括设置于一第一半导体晶粒之上的一硅层，和设置于该硅层之上的一第一掩膜层。该半导体元件结构也包括设置于该第一掩膜层之上的一第二半导体晶粒，和穿过该硅层和该第一掩膜层的一硅穿孔。该硅穿孔的一底表面大于该硅穿孔的一顶表面，且该硅穿孔的该顶表面大于位于该硅穿孔的该顶表面和该底表面之间且平行于该顶表面和该底表面的一剖面。
- 具有用于电力输送及信号路由的互连堆叠的宏芯片-202310227320.X
- T·邓甘 - 安华高科技股份有限公司
- 2023-03-10 - 2023-10-27 - H01L23/48
- 本公开涉及具有用于电力输送及信号路由的互连堆叠的宏芯片。一种装置可包含具有两个或更多个电路区域的主机衬底，电连接到所述电路区域的一或多个第一堆叠，以及提供所述电路区域之间的电连接的一或多个第二堆叠。所述第二堆叠中的至少一些可包含接合到裸片的绝缘体晶片，其中所述裸片接合到所述电路区域中的至少一者。所述第二堆叠中的至少一者可包含电力分配通道，以向所述电路区域中的至少一者提供电力，所述电路区域可包含穿过所述绝缘体晶片的导电通路及所述裸片或所述裸片中的电容器。进一步来说，所述一或多个第二堆叠中的至少一者的所述裸片可包含电通道以在所述两个或更多个电路区域中的至少两者之间提供电连接。
- 半导体装置以及半导体装置的制造方法-201780093210.1
- 梅田宗一郎;久德淳志 - 新电元工业株式会社
- 2017-10-26 - 2023-10-27 - H01L23/48
- 半导体装置的连接件的一端部包含：水平部；第一倾斜部，其相连于水平部且位于比水平部更靠近一端部的前端侧的同时，具有从水平部向下方倾斜的形状；以及控制用折弯部，其相连于第一倾斜部且位于一端部的前端的同时，被折弯成沿着折弯轴方向向下方突出，控制用折弯部的下端面侧与第二端子的上端面相接触。
- 一种微型铜柱凸块-202321026328.1
- 刘正 - 苏州正丰微纳科技有限公司
- 2023-05-04 - 2023-10-27 - H01L23/48
- 本实用新型公开了一种微型铜柱凸块，包括铜柱、滑轨、磁力吸附板、耳块、转动孔、卡合板、扭转弹簧、转动轴、限位盘、齿轮、齿条、连接板和滑块，所述铜柱的一侧外壁上分布固定连接有耳块，所述耳块之间的外壁上对称安装有卡合板，所述卡合板的两侧外壁上均固定连接有转动轴，所述耳块的一侧内壁上对应转动轴开设有转动孔，所述转动轴的一侧外壁上对应转动孔固定连接有限位盘，所述卡合板的两侧外壁上均固定连接有扭转弹簧，且扭转弹簧的另一端固接于耳块的外壁上；该实用新型可以使铜柱凸块进行防脱落处理，避免铜柱凸块出现卡合不紧的情况，当外界碰触时，还可以紧密连接，确保设备的运行，提高了设备的使用效果。
- 半导体结构及其制造方法-202210413900.3
- 廖廷丰;翁茂元;刘光文 - 旺宏电子股份有限公司
- 2022-04-15 - 2023-10-24 - H01L23/48
- 本公开提供了一种半导体结构，包括：基板、叠层、多个有源结构、多个连接结构和多个隔离层。叠层设置在基板上。叠层具有多个次阵列区。叠层包括交替设置的栅极电极和介电层。有源结构在次阵列区中穿过叠层。存储单元由栅极电极和有源结构的交点所定义。连接结构在次阵列区之间穿过叠层。连接结构中的每一个包括第一部分、第二部分和第三部分。第一部分形成为连接结构的最外层，由多晶硅形成。第二部分设置在第一部分所定义的空间中，由非晶硅形成。第三部分设置在第二部分上，由非晶硅形成。隔离层设置在叠层的侧壁与连接结构之间。本公开还提供了一种半导体结构的制备方法。
- 半导体装置-201980035157.9
- 石野宽 - 株式会社电装
- 2019-03-28 - 2023-10-24 - H01L23/48
- 一种半导体装置，具备：半导体元件(30，30A，30B)，在一面侧具有第1主电极(32)，在背面侧具有第2主电极(33)；第1导电部件(40C)及第2导电部件(40E)，是将半导体元件夹着而配置的导电部件(40)，上述第1导电部件配置在一面侧且与第1主电极连接，上述第2导电部件配置在背面侧且与第2主电极连接；绝缘部件(20)，将导电部件各自的至少一部分以及半导体元件一体地覆盖并保护；以及第1主端子(60C)及第2主端子(60E)，是与导电部件相连且向绝缘部件之外延伸设置的主端子(60)，上述第1主端子与第1导电部件相连，上述第2主端子与第2导电部件相连。主端子中，作为向绝缘部件之外突出的突出部分，具有对置部(62)和多个非对置部(63C，63E)，上述对置部以使主电流流动时产生的磁通相互抵消的方式配置，并且是第1主端子及第2主端子的板面彼此分离而对置的部分，上述多个非对置部是第1主端子及第2主端子各自中板面不对置的部分。
- 连接端子单元-201980008259.1
- 堀田丰;大须贺慎也;粂康弘 - 株式会社爱信
- 2019-01-16 - 2023-10-24 - H01L23/48
- 本发明实现一种能够适当地与包含半导体元件的半导体模块的端子连接部连接，并能够更减小与沿着芯片面的方向正交的方向观察时的投影面积的连接端子单元。连接端子单元(1)具备：多个连接端子(25)，它们与半导体模块(5)的多个端子连接部(55)对置并连接；和端子模制部(20)，其保持这些连接端子(25)。端子模制部(20)具有抵接部(T)，抵接部(T)与半导体模块(5)或者支承半导体模块(5)的基材(B)抵接。抵接部(T)具有：纵向抵接部(1a)，其从连接端子(25)与端子连接部(55)对置的方向亦即纵向(V)抵接；和侧方抵接部(1b、1c)，其从与纵向(V)交叉、并且分别不同的至少两个方向抵接。
- 一种晶圆级3D堆叠结构及其制作方法-202310932111.5
- 蒋兴龙;马书英 - 华天科技（昆山）电子有限公司
- 2023-07-27 - 2023-10-20 - H01L23/48
- 本发明公开了一种晶圆级3D堆叠结构及其制作方法，该晶圆级3D堆叠结构包括主IC晶圆，主IC晶圆正面设第一钝化层，第一钝化层上设目标图形线路RDL，目标图形线路RDL上设第二钝化层，第二钝化层上设目标图形线路UBM，主IC晶圆背面设TSV通孔且其内形成第三钝化层，主IC晶圆背面设第四钝化层，第四钝化层内设目标图形RDL，器件与目标图形RDL相连，塑封层将第三钝化层、第四钝化层和器件包裹在主IC晶圆背面。本发明中，通过TSV通孔和晶圆级封装技术将若干器件集成封装在主IC晶圆上，集成后的封装面积与晶圆面积相同，能够提高晶圆的面积利用率，使封装面积更小，相同的面积可以贴装更多器件，显著提升产品性能。
- 封装结构、半导体器件及其制造方法-202310983171.X
- 王彪;张文涛 - 长鑫科技集团股份有限公司
- 2023-08-03 - 2023-10-20 - H01L23/48
- 本公开实施例涉及半导体领域，公开了一种封装结构、半导体器件及其制造方法。半导体器件包括基底，基底包括介质层和半导体衬底，半导体衬底具有相对的正面和背面，介质层位于正面上；导电柱，导电柱位于介质层内且自正面向半导体衬底内延伸，且凸出于背面，其中，背面具有环绕导电柱的凹陷部，凹陷部与导电柱侧壁相邻接；钝化层，钝化层覆盖于背面且填充满凹陷部，钝化层还覆盖导电柱凸出于背面的侧壁，且露出所述导电柱的端面。本公开实施例至少能够提高半导体器件的可靠性。
- 半导体器件-202310347730.8
- 宣恩彬;金钟贤;李贤正;金度亨 - 三星电子株式会社
- 2023-04-03 - 2023-10-20 - H01L23/48
- 一种半导体器件，包括：金属硅化物层，在衬底上；以及接触插塞结构，在金属硅化物层上。接触插塞结构包括：金属图案，包括第一金属；以及第一阻挡图案，覆盖金属图案的下表面和侧壁，并接触金属硅化物层。第一阻挡图案包括第二金属。金属硅化物层包括硅、第二金属和与第二金属不同的第三金属。
- 半导体器件及其制造方法-202211616740.9
- 赵南奎;金锡勋;柳廷昊;李峭蒑;朴判贵;申东石 - 三星电子株式会社
- 2022-12-15 - 2023-10-20 - H01L23/48
- 提供了半导体器件及其制造方法。所述半导体器件包括：衬底，所述衬底包括第一有源图案；第一沟道图案，所述第一沟道图案位于所述第一有源图案上，并且包括彼此间隔开并且垂直堆叠的第一半导体图案、第二半导体图案和第三半导体图案；第一源极/漏极图案，所述第一源极/漏极图案连接到所述第一半导体图案至所述第三半导体图案；以及栅电极，所述栅电极位于所述第一半导体图案至所述第三半导体图案上。所述第一源极/漏极图案包括朝向所述第一半导体图案突出的第一突起、朝向所述第二半导体图案突出的第二突起、以及朝向所述第三半导体图案突出的第三突起。所述第二突起的宽度大于所述第一突起的宽度。所述第三突起的宽度大于所述第二突起的宽度。
- 填埋式三维扇出封装结构及其制备方法-202280017505.1
- 郑伟;燕英强;王垚;向迅;崔银花;凌云志;何思亮;胡川;陈志涛 - 广东省科学院半导体研究所
- 2022-08-15 - 2023-10-20 - H01L23/48
- 本申请公开了填埋式三维扇出封装结构及其制备方法。填埋式三维扇出封装结构的制备方法包括：提供多面管脚芯片，其中多面管脚芯片的管脚分布于多面管脚芯片的多个侧面的不同位置；基于多面管脚芯片制作芯片模块，芯片模块的管脚位于同一平面内；将芯片模块和另外的芯片以倒装的方式粘贴至临时载板，使得芯片模块的管脚和另外的芯片的管脚位于同一平面内并且与临时载板的同一表面相连；在临时载板的粘贴有芯片模块和另外的芯片的一侧形成塑封层，使得芯片模块和另外的芯片被嵌埋在塑封层中；去除临时载板，以使芯片模块的管脚和另外的芯片的管脚从塑封层的第一表面露出；在塑封层的第一表面上形成再布线层；以及在再布线层中的保护介电层的背离芯片模块和另外的芯片的一侧形成导电焊球和/或凸点，其中导电焊球和/或凸点穿过保护介电层而与导电布线层的上管脚电连接。
- 半导体装置以及半导体装置的制造方法-201780093211.6
- 梅田宗一郎;久德淳志 - 新电元工业株式会社
- 2017-10-26 - 2023-10-20 - H01L23/48
- 半导体装置包括：引线框，其一端部在封装部内与半导体元件的第二端子的上端面相接触，其另一端部从封装部露出；以及控制用导电性接合材料，其将半导体元件的第二端子的上端面与引线框的一端部之间接合且具有导电性。引线框的一端部包含：基准部；中间部，其相连于基准部且位于比基准部更靠近一端部的前端侧；以及倾斜部，其相连于中间部且位于一端部的前端的同时，具有从中间部向下方倾斜的形状，倾斜部以及中间部的上下方向的厚度比基准部的上下方向的厚度更薄。
- 半导体装置-201780016796.1
- 佐佐木光政 - 新电元工业株式会社
- 2017-08-24 - 2023-10-20 - H01L23/48
- 本实施方式的半导体装置1被安装在散热体上，其特征在于，包括：发热电子部件20；封装部30，用于封装发热电子部件20；引线构件40，具有：被封装部30封装的内引线部41、以及从封装部30露出的外引线部42；以及引线构件50，具有：被封装部30封装的内引线部51、以及从封装部30露出的外引线部52，其中，内引线部41具有：将从外引线部42传播的热量释放至散热体的散热端部41c、以及位于散热端部41c与外引线部42之间并且与发热电子部件20的主电极21电气连接的电气连接部41d。
- 一种多层外延功率MOS半导体-202321330506.X
- 吴岩;茅寅松 - 上海安导电子科技有限公司
- 2023-05-29 - 2023-10-20 - H01L23/48
- 本实用新型涉及半导体技术领域，具体为一种多层外延功率MOS半导体，包括半导体结构和连接结构，所述连接结构由连接头和弹性防尘板组成，所述连接头的外侧开设有插接槽，所述插接槽内部的外侧安装有弹性防尘板，所述弹性防尘板上开设有若干个凹槽，所述插接槽的内部安装有若干个针端接线，能够通过连接头上的插接槽将连接头与其他设备相连接，当连接头与其他设备连接在一起时，弹性防尘板会被向插接槽的内部下去，从而使针端接线从弹性防尘板上的凹槽中凸出，与其他设备进行数据连接，当连接头从其他设备上拔出后，弹性防尘板会重新弹回原位，从而防止灰尘进入插接槽的内部影响针端接线，本装置结构简单，使用方便且实用性较高。
- 一种基板及用于制造基板的方法-202310274631.1
- 蒲应江;蒋航 - 成都芯源系统有限公司
- 2023-03-20 - 2023-10-17 - H01L23/48
- 本申请公开了一种基板及用于制造基板的方法。所述基板至少包括第一介电层，所述第一介质层上具有不同朝向的第一通孔导体和第二通孔导体。所述第一通孔导体具有从所述第一表面露出的端面和从所述第二表面露出的端面，所述第一通孔导体在该第一表面露出的端面比其在该第二表面露出的端面具有更大的面积，所述第二通孔导体具有从所述第一表面露出的端面和从所述第二表面露出端面，所述第二通孔导体在该第一表面露出的端面比其在该第二表面露出的端面具有更小的面积。本申请中，通过对第一通孔导体和第二通孔导体的有序布局，可有效减小所述第一介电层的翘曲量从而提供具有良好平整性的基板，同时，单位面积内所布局的通孔导体密度、通孔导体电阻均匀性等参数均得以优化，基板在整体上表现出良好的导电性能。
- 半导体装置-201980048810.5
- 神谷広佑;田边龍太;佐野友久;长濑拓生;石野宽;大前翔一朗 - 株式会社电装
- 2019-05-28 - 2023-10-17 - H01L23/48
- 半导体装置包括：至少一个半导体元件(30)，该半导体元件具有第一主电极(32)和在与第一主电极之间流过主电流的第二主电极(33)；以及主端子(60)，该主端子具有连接到第一主电极的第一主端子(60C)和连接到第二主电极的第二主端子(60E)，并且第一主端子和第二主端子的至少一方为多个，第一主端子和第二主端子在与半导体元件的厚度方向正交的一方向上以使侧面彼此相对的方式相邻配置。由在一方向上连续配置的三个以上的主端子构成主端子组(61)。构成主端子组的主端子各自的至少一部分在一方向上配置于从半导体元件的两端面(36、37)延长的延长线之间的区域(A1)内。
- 半导体器件及其制备方法-202310964179.1
- 孟令款;张志勇;彭练矛 - 北京元芯碳基集成电路研究院
- 2023-08-02 - 2023-10-13 - H01L23/48
- 本发明涉及一种半导体器件及其制备方法，属于半导体器件技术领域，该器件包括：衬底，在衬底上具有沟道层、栅极结构以及位于栅极结构两侧的源极和漏极，栅极结构包括栅介质层和栅极，栅介质层同时覆盖于栅极结构以外的沟道层表面，且不覆盖于源极和漏极，覆盖于栅极结构以外的沟道层表面的栅介质层的厚度小于栅极下方栅介质层的厚度；第一局部互连金属层直接形成于源极和漏极上方并与其连接，第二局部互连金属层形成于第一局部互连金属层及栅极上表面并相互对准，从而与源极、漏极和栅极形成电接触。本发明提供的方法可以有效避免栅极的侧壁表面沉积上不必要的金属，从而能够降低寄生电阻以及避免形成潜在的漏电通路问题。
- 一种多芯片的封装结构及制作方法-202310857207.X
- 胡津津;王利国;陈瑞田;刘磊;张强波 - 天芯互联科技有限公司
- 2023-07-12 - 2023-10-13 - H01L23/48
- 本发明属于芯片封装技术领域，特别是涉及一种多芯片的封装结构及制作方法。一种多芯片的封装结构包括第一填充结构、第二填充结构、连接结构、基板和多个芯片，连接结构包括转接板和多个导电电极，任意相邻两导电电极之间设置有转接板，相邻两芯片连接同一转接板，转接板的上表面上设置有第一互联结构，转接板内设置有多个导电通孔，导电通孔与第一互联结构电连接，转接板的下表面上设置有连线层，导电电极的上表面上设置有第二互联结构，连接结构的下表面上设置有第三互联结构。芯片和芯片之间的高速互联部分通过转接板连接，芯片和芯片之间的低速互联部分通过导电电极和基板连接，以综合2.5D封装技术的传输速度快和2.3D封装技术的成本低的优势。
- 一种半导体小型化封装结构及其制备方法-202210768037.3
- 张胜利;丁贺;高健;肖美健;罗志勇 - 今上半导体（信阳）有限公司
- 2022-07-01 - 2023-10-13 - H01L23/48
- 本发明公开了一种半导体小型化封装结构及其制备方法，包括覆盖在基板上表面的绝缘层I，包括第一介质层和第二介质层，第二介质层位于第一介质层和基板之间；覆盖在基板下表面的绝缘层II，包括第三介质层和第四介质层，第三介质层位于基板和第四介质层之间；设置在第二介质层和第三介质层中的无源器件；与无源器件对应的连接片，连接片位于第一介质层和第四介质层中；贯穿第二介质层、基板和第三介质层的连接柱，连接柱的至少一端通过连接片与对应的无源器件连接，连接柱的周围设有围绕孔；隔离件，隔离件设置在围绕孔中，且隔离件的厚度小于连接柱的侧壁到基板之间的距离的1/2，以形成空气隙。本发明减小了半导体的封装尺寸，提高了半导体的可靠性。
- 一种晶闸管/整流二极管管芯复合组件-202320207750.0
- 王民安;王志亮;黄永辉;冯民生;董蕊;方国辉;王宏伟;汪杏娟;王日新 - 黄山芯微电子股份有限公司
- 2023-02-14 - 2023-10-13 - H01L23/48
- 本实用新型公开了一种晶闸管/整流二极管管芯复合组件，包括未做欧姆接触金属化层的芯片和钼片烧结形成的管芯，管芯阳极面的底部设置有铜片，且，所述的钼片厚度是为所述的铜片厚度的七分之一至十分之七。本实用新型采用减薄钼片厚度，该厚度是现有技术制造管芯所用的钼片七分之一至十分之七，节约成本，选用与管芯直径略大的优质铜片。铜片由于具有良好的导电、导热和可塑性的特性，有一定的机械强度，一面与钼片接触，另一面与平整度、粗糙度较差的电极面接触，在装配时依靠螺栓的压力下“填平”了电极局部较差平整度、粗糙度，实现了受力均匀、导电、导热良好的紧密接触层，使管芯能够长期稳定运行。
- 一种硅通孔阵列结构及半导体存储器-202210306134.0
- 杨正杰 - 长鑫存储技术有限公司
- 2022-03-25 - 2023-10-10 - H01L23/48
- 本公开实施例提供了一种硅通孔阵列结构及半导体存储器，该硅通孔阵列结构包括多个第一电源阵列、多个第二电源阵列和多个信号阵列；其中，多个第一电源阵列、多个信号阵列和多个第二电源阵列均沿第一方向延伸；多个信号阵列和多个第一电源阵列沿第二方向间隔排列；每个信号阵列包括沿第二方向排列的第一信号子阵列和第二信号子阵列，且第一信号子阵列和第二信号子阵列之间设置一个第二电源阵列；其中，第一方向和第二方向垂直。这样，电源传输和信号传输的区域交错设置，能够有效降低电源传输及信号传输中的信号干扰现象，改善信号传输质量。
- 一种集成电路子芯和集成电路组件-202210285686.8
- 许丰 - 量子芯云（北京）微电子科技有限公司
- 2022-03-22 - 2023-10-03 - H01L23/48
- 本发明提供了一种集成电路子芯和集成电路组件，该集成电路子芯包括：位于所述集成电路子芯正面的子芯正面内联接口、与所述子芯内联接口连接的子芯控制电路、与子芯控制电路连接的子芯背面内联接口，与子芯背面内联接口连接的子芯背面连接层。基于本发明所提供的集成电路子芯和集成电路组件，能够采用不同制程的芯片单元实现一种堆叠式的芯片结构，降低成本，提高稳定性，以及减少芯片开发所需时间。
- 一种集成电路母芯和集成电路组件-202210286021.9
- 许丰 - 量子芯云（北京）微电子科技有限公司
- 2022-03-22 - 2023-10-03 - H01L23/48
- 本发明提供了一种集成电路母芯和集成电路组件，该集成电路母芯包括：位于所述集成电路母芯正面的母芯正面外联接口、与所述母芯正面外联接口连接的母芯控制电路、与母芯控制电路连接的背面接口，与背面接口连接的母芯背面连接层。基于本发明所提供的集成电路母芯、子芯和集成电路组件，能够采用不同制程的芯片单元实现一种堆叠式的芯片结构，降低成本，提高稳定性，以及减少芯片开发所需时间。
- 一种高效散热单元式分立器件-202310937554.3
- 王玉林;金晓行;李冯;王毅 - 江苏扬杰半导体有限公司
- 2023-07-28 - 2023-10-03 - H01L23/48
- 一种高效散热单元式分立器件。涉及半导体技术领域。包括：绝缘基板，上表面设有间隔设置的漏极/集电极金属层和门极金属层；所述漏极/集电极金属层上固定连接有功率连接块二；功率芯片，下表面与所述漏极/集电极金属层固定连接，功率芯片上表面设有源极/发射极和门极，所述源极/发射极上设有固定连接的功率连接块一；所述门极金属层一端通过键合线与功率芯片的门极电连接，另一端固定连接有门极连接块。本发明有效降低了分立器件的热阻，安装更加方便，提升了组装效率。
- 半导体装置-202211093843.1
- 小川幸大;石谷浩 - 株式会社东芝;东芝电子元件及存储装置株式会社
- 2022-09-08 - 2023-10-03 - H01L23/48
- 实施方式的半导体装置具有元件区域和将元件区域包围的外周区域，外周区域包含：半导体层，具有第1面和与第1面对置的第2面；第1环状导电体，相对于半导体层，设置于第1面侧，将元件区域包围；第2环状导电体，相对于半导体层，设置于第1面侧，将第1环状导电体包围；以及至少一个第1连接导电体，设置于第1环状导电体与第2环状导电体之间，与第1环状导电体及第2环状导电体连接。
- 半导体装置及其制造方法-201910115050.7
- 久米一平 - 铠侠股份有限公司
- 2019-02-14 - 2023-10-03 - H01L23/48
- 实施方式提供一种无论TSV的纵横比如何，都能在TSV的底部获得低且稳定的接触电阻的半导体装置及其制造方法。实施方式的半导体装置具备半导体衬底、金属部、积层膜。半导体衬底具有从第1面至与第1面为相反侧的第2面而设置的贯通孔。金属部设置于贯通孔的内部。积层膜设置于金属部与贯通孔的内侧面之间，包含第1材料膜、第2材料膜及第3材料膜至少三层，且第1材料膜及第3材料膜相对于第2材料膜的加工选择比为10以上，相对介电常数为6.5以下。
- 通过选择性金属沉积形成的无衬里硅通孔-202310174076.5
- D·托马斯;C·索尔;J·G·通布利;M·布里汉姆;B·波思;V·卡拉帕希 - 格芯（美国）集成电路科技有限公司
- 2023-02-28 - 2023-09-29 - H01L23/48
- 本发明涉及通过选择性金属沉积形成的无衬里硅通孔，提供用于硅通孔的结构以及形成用于硅通孔的结构的方法。该结构包括衬底，该衬底具有沟槽以及与该沟槽接壤的多个表面。该结构还包括硅通孔，该硅通孔具有位于该沟槽内部的层。该层与该衬底的该些表面直接接触。
- 半导体模块-202180072944.8
- 竹内谦介 - 三菱电机株式会社
- 2021-03-05 - 2023-09-29 - H01L23/48
- 本发明的半导体模块包括：多个半导体开关元件；树脂模塑，其具有侧面，并包围多个所述半导体开关元件；端子构件，其具有在所述树脂模塑的内部与多个所述半导体开关元件电连接的多个内部端子、以及从所述树脂模塑的所述侧面突出的多个外部端子；以及支承构件，其配置在远离所述树脂模塑的所述侧面的位置，在多个所述外部端子排列的方向上延伸，覆盖多个所述外部端子各自的外周的一部分，并固定多个所述外部端子以使得多个所述外部端子彼此分离。
- 专利分类
